芯片设计——CMOS模拟集成电路版图设计与验证:基于Cadence IC 6.1.7(第2版)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人

1.2 平面全耗尽绝缘衬底上硅(FD-SOI)MOSFET

虽然PD-SOI和FD-SOI技术早在20世纪80年代就已经开始发展,但直到SOI技术成熟,才使得高品质SOI晶圆中氧化埋层厚度缩减到10nm成为可能。早期的FD-SOI具有厚的氧化埋层,且导通电流Ion较大(这是由于厚氧化埋层上薄的FD-SOI体引起的栅衬底电荷耦合所产生的),如图1.5a所示。然而,在工艺特征尺寸Lg进入纳米级阶段的早期,由于迁移率饱和、氧化埋层二维效应、电场边缘效应(见图1.5b),以及tSi缩减的技术瓶颈,SOI技术并没有快速地发展,所以CMOS工艺仍然是工艺的主流技术。随着SOI晶圆技术的发展,许多工程师认为,与FinFET相比,具有薄氧化埋层的FD-SOI MOSFET的工艺相对简单、短沟道效应容易得到控制、电源电压较低,且阈值电压和功耗也可以通过背栅进行调节。在这一小节中,我们首先回顾一下与厚氧化埋层和薄氧化埋层有关的器件特性,之后对厚氧化埋层FD-SOI MOSFET缩放规律进行分析,并描述源于薄氧化埋层和背栅(衬底)设计和偏置的独特性能及可扩展性。

图1.5 a)具有厚氧化埋层的单栅FD-SOI MOSFET结构

b)电场边缘效应的等值线和电场矢量的数值模拟(厚氧化埋层FD-SOI MOSFET,Leff=0.2μm;tSi=100nm;tBOX=350nm,VDS=50mV)