1.2 高速电路的技术支点

1.2.1 高速I/O信令标准

为了适应高速传输与处理的需求，为了突破一些物理极限或限制，人们开发出一系列新型的高速信令（Signaling）标准。这些信令是器件高速链接的基础标准，包括HSTL（High-Speed Transceiver Logic）、SSTL（Stub-Series Terminated Logic）、LVDS（Low Voltage Differential Signaling）、BLVDS （Bus LVDS）和CML（Current-Mode Logic）等。这些标准能够提供比传统的TTL和CMOS逻辑更快的切换速度。这些主流技术多数为JEDEC等标准机构所制定。

当I/O信令性能进入Gbps数量级时，噪声免疫力和时钟错位的严格要求迫使采用具有时钟和数据恢复（CDR）的差分信令技术。这种趋势使得系统架构设计师重新评估多触点、基于并行总线的架构，进而转入点对点的串行开关技术。

1.2.2 中心平台PCB

可以肯定，PCB在各种电子产品中将继续扮演中心环节的主角作用。从高速角度看，异步信令、多语言建模、自适应阻抗、可编程I/O缓冲、光纤互连、嵌入式无源元件以及锁相环和延时环电路等正加入到复杂的PCB设计中。

FPGA（现场可编程门阵列）和IC的发展推动了PCB向小型化和高速化发展。PCB成为一种技术载体，设计师运用这一载体进行创造。人们不断地将原先PCB的功能固化到一个可编程芯片中，极大地拉高了电路板小型化、高速化和智能化的层次。

PCB技术的革新在各种终端市场同时并行地发生。PC主板、通信PCB和军用PCB设计师都感受到了这些变化。其中，高水平的自动和人机交互布局布线尤为重要。为了适应这些科技进步和推动自身的发展，一些具有前瞻性眼光的公司投入力量到复杂PCB设计软件的研发中，PCB设计师需要熟练地掌握软件中从最基本到最高级的特性。

1.2.3 核心支点ASIC/FPGA

专用集成电路（Application-Specific Integrated Circuit，ASIC），其芯片内部可能同时包含专用的计算处理、I/O电路（含各种控制电路）、存储、射频/模拟电路等。在许多应用场合，ASIC正在取代标准商品化器件。等离子电视、便携式摄像机和其他消费电子都包括了eDRAM ASIC，这些ASIC每年的市场销售可达500万～1000万片。

当前，IBM Microelectronics是国际上最好的ASIC供应商之一。IBM已经采用0.13微米工艺开发出上千万门ASIC，频率超过1GHz。一个大的ASIC功耗已经超过40 W。

当今，大量的高速系统需要设计ASIC，ASIC是用户自定义芯片。整个开发过程可以是基于自主的、以专利为基础的或从IP供应商购买的授权。ASIC上已经能够集成超过10 Mb的存储器，集成eSRAM（embedded SRAM）逐渐转化为集成eDRAM（embedded DRAM）。

随着每个门电路成本的降低，FPGA等现场可编程技术成为重要的技术和产品形式。这样，低成本、可升级和灵活性等特性可以充分体现在人们的创新设计中。而且，FPGA还可以进一步映射为下一代ASIC产品。

1.2.4 高速海量存储器

芯片和系统之间通信速度的瓶颈之一就是处理器和存储芯片之间的接口。为了改善这个瓶颈，存储芯片和系统必须工作在更高的数据率上，存储器的密度也需要持续增加。例如，Rambus的RDRAM密度为512MB，速度为1333MHz；在有路标时密度可达1 GB，速度达1600MHz。双重RIMM（Rambus Inline Memory Module）存储配置模块支持的带宽达5.3Gbps，若有路标，四通道模块能支持12.8Gbps。目前，高速大容量的同步动态存储器最为流行，其数据的存取以差分串行形式为主。游戏、网络和通信是DRAM发展的后台推动力，存储器系列成员的概貌如图1.2所示。设计师需要学会选用高速存储器并设计好接口。

图1.2 存储器系列概貌（灰色的方框表示高速器件）

一般来说，存储芯片上没有任何ECC（Error Correction Code）。奇偶校验位可以包含在存储器中，但是最终还是由芯片外的系统负责错误的检查和纠正操作。之所以如此，是因为当错误检查和纠正时系统必须保护存储器数据总线和存储器中的数值，这些操作只能在芯片外部进行。