更新时间：2018-12-28 18:54:19
封面
版权信息
前言
第一部分 信号完整性
第1章 高速电路与信号完整性
1.1 工艺进步是高速化的引擎
1.2 高速电路的技术支点
1.3 高速电路的SI、PI和EMI
1.4 SI、PI和EMI协同设计
1.5 PDN影响SI
1.6 EMI的源头设计策略
参考文献
第2章 高速互连设计基础
2.1 电阻
2.2 电感
2.3 电容
2.4 传输线基础
2.5 高速及高频的概念
2.6 高速互连的表征
2.7 差分传输线
第3章 反射、串扰与同时开关噪声
3.1 反射
3.2 串扰
3.3 同时开关噪声
3.4 小结
第4章 非理想互连的分析与设计
4.1 一般互连与非理想互连
4.2 走线突变
4.3 过孔
4.4 参考平面不连续
4.5 连接器
4.6 封装
4.7 小结
第5章 非理想互连的建模与仿真
5.1 信号带宽与上升边
5.2 互连线的特性区域
5.3 集总建模与宽带建模
5.4 基于TDR测量的走线突变建模
5.5 基于电流通路的过孔建模与仿真
5.6 小结
第6章 高速总线设计
6.1 高速总线结构概述
6.2 菊花链拓扑设计
6.3 蛇形布线
6.4 1～10GHz高速串行链路分析与设计
6.5 小结
第二部分 电源完整性
第7章 PDN分析与设计基础
7.1 集成电路的功率传输
7.2 PDN的组成
7.3 电源/地平面噪声的产生与传播
7.4 基于目标阻抗的PDN设计
7.5 平面PDN常用的建模技术
7.6 PDN集总分析技术
7.7 PDN设计专题讨论
7.8 PDN中的DC-DC稳压器
第8章 高速PDN频域分析与设计
8.1 引言
8.2 平面PDN的特性
8.3 多输入叠加阻抗
8.4 多输入自阻抗
8.5 多输入阻抗能准确表征PDN
8.6 基于多输入阻抗的PDN分析与设计
8.7 时域仿真验证
8.8 小结
第9章 高速PDN时域分析与设计
9.1 引言
9.2 去耦电容器网络的时间有限响应
9.3 PDN串联电感导致功率传输延迟
9.4 去耦电容器的时域表征及设计
9.5 基于功率传输的高速PDN去耦网络设计
9.6 与目标阻抗法的比较
9.7 设计验证
9.8 小结
第10章 PDN噪声耦合管理与抑制
10.1 PDN噪声管理概述
10.2 器件与电源噪声
10.3 为信号路径设计低阻抗的紧邻返回路径
10.4 切断电源噪声的传播路径
10.5 电源/地平面噪声管理
10.6 小结
第三部分 电磁完整性
第11章 电磁完整性设计基础
11.1 EMC设计必不可少
11.2 数字电路设计中的EMC——电磁完整性
11.3 EMI与SI、PI的关系
11.4 电流回路的辐射
11.5 PCB中主导EMI的互连结构
11.6 接“地”之“迷”
11.7 EMI设计要点
11.8 小结
