4.2.2 Verilog设计优化