更新时间：2024-06-11 13:18:58
封面
版权信息
内容简介
第4版前言
第1章 概述
1.1 IC设计与ModelSim
1.1.1 IC设计基本流程
1.1.2 ModelSim概述
1.2 ModelSim应用基本流程
1.3 ModelSim基本仿真流程
1.3.1 创建一个新库
1.3.2 编译设计文件
1.3.3 运行仿真
1.3.4 查看结果
1.4 ModelSim工程仿真流程
1.4.1 创建工程及工作库
1.4.2 创建新文件
1.4.3 加载设计文件
1.4.4 编译源文件
1.4.5 运行仿真和查看结果
1.4.6 工程调试
第2章 操作界面
2.1 整体界面
2.2 菜单栏
2.2.1 File菜单
2.2.2 Edit菜单
2.2.3 View菜单
2.2.4 Compile菜单
2.2.5 Simulate菜单
2.2.6 Add菜单
2.2.7 Tools菜单
2.2.8 Layout菜单
2.2.9 Bookmarks菜单
2.2.10 Window菜单
2.2.11 Help菜单
2.3 工具栏
2.4 标签页
2.5 命令窗口
2.6 MDI窗口
2.6.1 源文件窗口
2.6.2 波形窗口
2.6.3 列表窗口
2.6.4 数据流窗口
2.6.5 属性窗口
2.6.6 进程窗口
2.6.7 对象窗口
2.6.8 存储器窗口
2.6.9 原理图窗口
2.6.10 观察窗口
2.6.11 状态机窗口
2.7 界面的设置
2.7.1 定制用户界面
2.7.2 设置界面参数
第3章 工程和库
3.1 ModelSim工程
3.1.1 删除原有工程
3.1.2 开始一个新工程
3.1.3 工程标签
3.1.4 工程编译
3.1.5 仿真环境配置
3.1.6 工程文件组织
3.1.7 工程及文件属性设置
实例3-1 ModelSim的工程文件管理
3.2 ModelSim库
3.2.1 概述
3.2.2 库的创建及管理
3.2.3 资源库管理
3.2.4 导入FPGA的库
实例3-2 ModelSim中多单元库仿真流程
第4章 ModelSim对不同语言的仿真
4.1 VHDL仿真
4.1.1 VHDL文件编译
4.1.2 VHDL设计优化
4.1.3 VHDL设计仿真
4.1.4 还原点和仿真恢复
4.1.5 TEXTIO的使用
实例4-1 VHDL设计的仿真全过程
4.2 Verilog仿真
4.2.1 Verilog文件编译
4.2.2 Verilog设计优化
4.2.3 Verilog设计仿真
4.2.4 还原点和仿真恢复
4.2.5 单元库
4.2.6 系统任务和系统函数
4.2.7 编译命令
实例4-2 32位浮点乘法器的Verilog仿真过程
4.3 SystemC仿真
4.3.1 概述
4.3.2 SystemC文件的编译和链接
4.3.3 设计仿真和调试
4.3.4 常见错误
4.4 混合语言仿真
4.4.1 编译过程与公共设计库
4.4.2 映射数据类型
4.4.3 VHDL调用Verilog
4.4.4 Verilog调用VHDL
4.4.5 SystemC调用Verilog
4.4.6 Verilog调用SystemC
4.4.7 SystemC调用VHDL
4.4.8 VHDL调用SystemC
