1.2.1 先进制造技术
随着集成电路制造技术的进步，人们已经能制造出电路结构相当复杂、集成度很高、功能各异的集成电路，关键制造技术包括从薄膜生长到图形转移等复杂技术，如器件模拟、光刻、薄膜、刻蚀、离子注入与热退火、清洗及湿法刻蚀、化学机械平坦化（Chemical and Mechanical Planarization, CMP）等。这些工艺技术在几十年的发展过程中不断成熟完善，从微米到几十纳米的器件制备中，都得到了广泛应用，特别是面向三维集成技术的发展需要，集成电路制造技术也在不断创新发展。
● 光刻技术：为了做出尺寸更小的图形，需要不断降低曝光波长和增大光刻机的数值孔径（Numerical Aperture, NA），也可通过多次曝光等先进技术实现。利用具有更高折射系数液体的浸没式光刻技术，将系统的数值孔径增大到1以上。通过把一层掩模版上的图形拆分到多个掩模版中，利用多次曝光和刻蚀来实现一层设计的图形，可以实现低于光刻分辨率的更小尺寸图形化。极紫外（Extreme Ultra-violet, EUV）光刻通过形成13.5nm波长的极紫外光，可以在降低工艺复杂度的同时，有效提升光刻分辨率，在7nm及以下技术节点中将得到广泛应用。
● 薄膜工艺：化学气相沉积（Chemical Vapor Deposition, CVD）方法可以在异质表面生成所需要的薄膜并具有较好的填充性，可以制备常用的绝缘材料、半导体材料、导电材料等。原子层沉积（Atomic Layer Deposition, ALD）由于其自限制的生长特性，能为CMOS器件持续微缩发展伴随产生的后栅沟槽填充问题提供最佳的解决方案。外延生长工艺的Si1-xGex应变技术，已经成为提升器件性能的关键工艺技术。物理气相沉积（Physical Vapor Deposition, PVD）方法仍然是FinFET等器件后段薄膜沉积，以及硅通孔（Through Silicon Via, TSV）技术的有效工艺方法。
● 刻蚀技术：在FinFET器件的栅极刻蚀，以及垂直纳米线的沟道尺寸和水平纳米线栅长控制等工艺中，原子层刻蚀（Atomic Layer Etching, ALE）具有很大的应用潜力。同时，随着器件进一步微缩及新材料的涌现，Ⅲ-Ⅴ族、二维材料等新型沟道材料的ALE方法逐渐成为新的研究热点。
● 离子注入：利用低温注入技术，可以有效解决栅诱导漏极漏电（Gate-induced drain leakage, GIDL）、短沟道效应、带间隧穿效应（Band To Band Tunneling, BTBT）等器件漏电的问题。相比常规的室温或低温注入，热注入技术可以提高Fin非晶化的阈值，使FinFET沟道在注入过程中保持单晶材料的特性。
● 快速热退火技术：升温速率更快的尖峰退火（Spike Annealing）可以进一步降低退火过程的热预算（Thermal Budget），可以用于超浅结的形成。特别地，激光退火技术满足了在集成电路发展过程中不断压缩热预算的需求，将热退火的时间从秒降至毫秒、微秒甚至纳秒量级。同时作为一种局部加热技术，激光退火可以避免在快速升温过程中由于应力造成的晶圆损伤甚至破片现象。
● 清洗工艺：主要包括前端及后端光刻胶去除、干法刻蚀后聚合物去除、高选择比关键膜层与关键结构的湿法刻蚀、晶向选择性的湿法刻蚀、高深宽比及三维结构的清洗等。
● CMP工艺：在晶体管结构从平面二维发展到立体三维的过程中，在Fin结构形成后，需要沉积一层较厚的非晶Si，需要通过CMP工艺进行平坦化处理，以便后续制造假栅结构。