1.1.4 技术代演化

从集成电路复杂度或规模来看，早期的集成电路，由于晶体管和晶圆尺寸的限制，每个芯片上只有2000个晶体管。相比之下，2020年单个微处理器芯片上的晶体管数量已经达到数十亿个，集成度升高了7个量级。

从晶体管尺寸微缩角度来看，Si基平面工艺的发展为集成电路产业打下了坚实基础。自20世纪60年代以来，整个集成电路产业在技术创新驱动下按照摩尔定律预测实现了指数级飞速发展。集成电路产业技术创新先后经历了丹纳德缩放比例定律指导的几何微缩，利用新结构、新材料、新工艺的等效微缩，以及三维功耗微缩等3个阶段。

（1）几何微缩阶段（1975—2002年）：早期的晶体管微缩技术，通过减小平面内的器件尺寸，实现晶体管性能的提升。整个半导体电子行业主要在“自下而上”的技术驱动模式下发展，通过开发新的技术节点，提供更高性能的晶体管，从而在保持现有系统架构不变的前提下，提供更大的存储容量和更快的计算速度。在器件集成度每两年翻一番的发展速度下，系统集成的厂商根本无法做到可比拟的性能提升效果，整个行业的进步主要是由器件性能决定的。但是，几何微缩阶段面临着几个基本的限制和挑战，如短沟道效应（Short Channel Effect, SCE）、隧穿泄漏电流等。

（2）等效微缩阶段（2003—2024年）：在只减小器件水平方向的尺寸的同时，通过引入新材料和新原理，满足摩尔定律的性能提升要求。例如，应力Si技术，通过在沟道材料中引入应力，调制能带结构，从而提升载流子迁移率，可以在相同器件尺寸下获得更高的驱动电流；高κ金属栅技术，为了解决栅介质厚度微缩带来的漏电问题，通过引入高κ介质材料，在相同的等效氧化层厚度（Equivalent Oxide Thickness, EOT）和栅控能力下，栅介质漏电可以降低3个量级，有效改善了器件功耗和可靠性；FinFET技术，通过改变传统的平面器件结构，使用鱼鳍式的多栅结构，可以有效改善短沟道效应，在相同面积下可有效提升器件集成密度；Ge/SiGe高迁移率沟道材料技术，通过改变沟道材料，进一步提升器件驱动电流。

同时，半导体产业的发展模式也发生了巨大的变化，纯设计和纯代工的合作模式逐渐成为主流，系统集成厂商正逐步掌握技术进步节奏。系统需求从产品设计周期开始就逐渐渗入到产品设计、开发、制造的全链条中。因此，新产品的根本驱动力不再是存储容量和计算速度，而是根据智能互连等应用需求生产出相应的存储和计算元件。

（3）三维功耗微缩阶段（预计2025年及以后）：晶体管演变成完全三维（3-dimension，3D）的器件结构，通过异质集成和功耗降低实现综合性能的提升。2020年，器件特征尺寸已经达到几纳米的量级，水平方向的微缩已经达到极限。对器件密度要求较高的存储器件，在2014年开始就在垂直方向上进行集成发展。可以借鉴曼哈顿、东京、中国香港等人口密集地区的发展模式，为了解决生存空间的问题，建造高楼大厦是提升集成密度的唯一途径。在集成电路中，可以通过向垂直方向发展，对晶体管进行3D堆叠。此外，在2003—2005年，丹纳德缩放比例定律指导的集成度和工作频率的快速提升，最终导致芯片功耗超过100W的容限，自此转向多核处理器发展，在继续提升晶体管集成度的同时保持工作频率在几吉赫兹的范围内不再提升。这些客观因素决定了未来的集成电路将从2D向3D方向发展，同时通过优化最大工作频率降低功耗。