7.7.2 差分解调的Verilog HDL设计