7.7.1 基带编码的Verilog HDL设计