2.3　LTPS TFT技术

采用工艺温度较低的激光退火等技术，可以在玻璃基板上制成电子迁移率比a-Si TFT高出两个数量级的LTPS TFT，在提高像素写入能力的同时，使玻璃上集成电路系统成为可能。LTPS TFT主要应用于便携式的中小尺寸TFT-LCD。

2.3.1　LTPS TFT的分类

LTPS工艺分类如表2-2所示，根据成膜工艺的不同，LTPS分为直接堆积LTPS和结晶化LTPS。直接堆积LTPS形成的是微晶硅（Microcrystalline Silicon，uc-Si）。根据结晶工艺的不同，结晶化LTPS分为激光退火LTPS和固相结晶（Solid Phase Crystallization, SPC）LTPS。

1. uc-Si技术

uc-Si是一种间接带隙半导体，光学带隙为1.1eV左右，具有与a-Si相同的低温工艺，工艺简单，便于大面积生产。用PECVD沉积的uc-Si薄膜，表面有点粗糙，微结晶尺寸在30nm以下，载流子迁移率与a-Si接近，最高不超过10cm2/Vs。PECVD在成膜初期，沉积SiH3等前驱体的浓度较高，并随时间而下降，而H原子浓度则会逐渐上升直至等离子体中各反应达到平衡。较高的SiH3/H浓度之比容易沉积a-Si结构，不利于uc-Si结构的形成，从而造成所沉积薄膜会存在数纳米厚的a-Si孕育层。所以，uc-Si TFT只能使用堆叠结构或平面结构。uc-Si TFT有源层为包含大量a-Si成分的硅薄膜，因而其衰退机理与a-Si TFT衰退机理一样。

2. 激光退火LTPS技术

激光退火LTPS技术是指利用输出功率在kW量级的ELA激光系统，使用0.4mm宽的能量密度分布均匀的长条形高频脉冲窄光束，携带高能量入射到a-Si薄膜表面，仅在薄膜表层100nm厚的深度产生热能效应，使a-Si薄膜在瞬间达到1000℃左右，从而实现a-Si向p-Si的转变。ELA技术属硅熔体的再生长，熔化结晶过程非常短，晶粒内部质量很高，对衬底的热冲击很小，工艺温度低于450℃，用普通TFT玻璃即可。但上层a-Si吸收了大部分的光，相应的晶粒比底层的大，电子迁移率也比底层的高，相应的LTPS TFT需采用顶栅结构。激光退火LTPS技术除ELA技术外，还有SLS、SELAX等技术。

ELA工艺的晶粒横向生成过程如图2-26所示。一次曝光的激光照射到a-Si表面，使其表面在温度到达熔点时即达到了晶化阈值能量密度，a-Si薄膜表面熔化前沿以10m/s左右的速度深入薄膜内部。a-Si薄膜照射后的温度中间高两头低，边界处形成结晶核。停止激光照射后，熔融层首先从两边开始以108～1010K/s的速度冷却。固相和液相的界面以1～2m/s的速度移动到中间和表面，中间依次形成自然核。冷却后的a-Si薄膜晶化为p-Si，以自然核为界形成晶粒。激光照射强度（能量密度）越大，晶粒尺寸就越大，p-Si薄膜的迁移率也就越高。

准分子激光器的光束能量分布及其均匀性、能量密度、脉冲数、a-Si薄膜的制备方法及其厚度、驱氢方法、晶化反应室的环境、晶化模式等都会影响LTPS薄膜质量。LTPS晶粒横向生成的SEM图如图2-27所示。准分子激光的能量晶化阈值限定了每次曝光的LTPS晶粒横向生成范围，在晶粒的边界分布着大量的结晶核。如果熔硅层冷却时间太短（约100ns）、固化速度太快，结晶核就没有足够的时间长到较大尺寸。为了提高多p-Si晶粒尺寸，应在晶化时加热衬底，减小衬底的热导率或降低熔硅/衬底界面处的温度梯度以减少熔硅层向衬底的热流。

SLS技术用脉冲准分子激光和带掩膜版光学系统，改变激光强度分布，进行区域性熔融再结晶，控制晶粒的位置与尺寸。也可用掩膜限制激光束的尺寸，保证激光束的能量密度空间均匀性，并配合基板移动来晶化a-Si薄膜，从而大大提高载流子迁移率，并配合背板及电路设计，改善TFT不均匀性。SLS技术的效率比ELA技术高，脉冲次数少。SLS技术采用图案状激光束。通过调整光束形状、激光脉冲间的输出序列等工艺，可以获得大尺寸晶粒和晶界可控多晶薄膜、方向一定的晶化微结构、位置可控的单晶区域等可控微结构。

SELAX技术是先用ELA形成p-Si薄膜，再用固态激光进行长时间的熔融固化，把结晶横向拉伸成短栅状，生成较大的晶粒。新SELAX技术只需要使用固体激光照射a-Si薄膜，就能够直接生成粒径较大的结晶硅组成的p-Si薄膜。通过结晶化形成p-Si之后，剩下的工序能够直接使用现有a-Si TFT生产线，在p-Si薄膜和金属布线之间形成n+a-Si薄膜，再把底栅电极正上方的金属布线、n+a-Si薄膜和p-Si薄膜部分削除，形成类BCE结构。

3. 固相结晶LTPS技术

固相结晶LTPS技术必须能在600℃以下的退火温度中提高晶粒尺寸，减少退火时间。MIC技术、MILC技术、CGS技术、RTA技术都具有这种优势。

如图2-28所示，MIC技术在玻璃衬底上用PECVD依次沉积SiO2覆盖层、a-Si薄膜后，用PVD镀上一层Ni金属膜，然后用热处理方法使其转化为p-Si薄膜。Ni在整个机制中起着触媒和降低相变能量的作用。晶化时间、微结构、晶粒大小与a-Si沉积温度、Ni层厚度、衬底涂覆状态无关。MIC诱导温度一般在500℃，持续时间在10小时左右。施加电场可以使晶化温度降至380℃，进一步提高晶化的生长速率。残留的Ni原子会破坏p-Si薄膜性能，导致短路。最后需要把金属膜在顶层析出，并用刻蚀或腐蚀技术把金属膜去掉。

采用如图2-29所示的结晶横向生长的MILC技术可以改善MIC技术中存在金属污染及结晶无序的缺点。利用Ni与a-Si在界面处形成NiSi2硅化物释放的潜热及界面处因晶格失错而提供的晶格位置，使a-Si原子在界面处重结晶。结晶后NiSi2层破坏还原的Ni原子逐渐向a-Si底层和横向迁移，再形成NiSi2硅化物，如此反复，直至a-Si层全部晶化形成p-Si。Ni横向诱导晶化可以避免孪晶产生，镍硅化合物NiSi2的晶格常数与单晶硅相近，加上低互溶性和适当的相变能量，使用镍金属诱导a-Si薄膜的方法可得到横向结晶的p-Si薄膜。MILC技术形成的LTPS薄膜，表面平滑，具有长晶粒和连续晶界的特征，无须氢化处理。但是，MIC/MILC技术晶化速率不高，随着热处理时间的增长，速率降低。

CGS技术在用Ni金属诱发侧向结晶的同时进行准分子激光照射，得到晶向平顺且连续的晶粒。CGS薄膜的晶界具有原子级的连续性，晶粒更大。所以载流子迁移率逼近c-Si水平，达到200～300cm2/Vs。CGS TFT的工艺处理过程如下：①在玻璃基板上依次形成SiO2表面覆盖层和a-Si薄膜；②涂覆金属触媒Ni后，在550℃下晶化；③对晶化后的CGS进行光刻处理，形成器件的沟道层；④吸除沟道层的残余Ni后，沉积栅极绝缘层；⑤进行沟道n+/p+掺杂，用作像素开关的TFT形成LDD结构；⑥栅极、源漏极等图案的形成工艺与其他LTPS TFT类似。晶化后的激光照射可提高结晶质量，降低晶界缺陷密度。

RTA工艺采用钨卤素灯或氙弧灯的辐射能，短时间内直接照射到a-Si薄膜。RTA升温过程中的p-Si晶粒尺寸与单位时间内温度变化量大（如100℃/s）小（如1℃/s）成反比。RTA退火时间比传统SPC技术缩短了几十倍。钨卤素灯或氙弧灯加热退火时除通过热激励给Si原子提供激活能外，还存在光激发作用加快成核与晶粒长大的过程。光子和材料的这种相互作用，可以产生热效应与量子效应，量子效应大大缩短了热处理过程的时间。RTA工艺再结晶所需的活化能在1.94eV左右。基于RTA技术的LTPS TFT，Vth偏差和迁移率偏差与ELA方式相比非常小。

2.3.2　LTPS半导体特性

LTPS TFT的性能主要取决于LTPS半导体特性，LTPS半导体特性的研究重点是等效载流子迁移率、阈值电压、亚阈值摆幅、漏电流等。

LTPS半导体结构是由许多硅原子的小规模结晶颗粒（晶粒）组合而成的。在晶粒内部，原子周期性有序排列，相当于一些小块c-Si，每块c-Si具有不同的晶向。晶向是不连续的，平均侧向晶粒的尺寸从几百纳米到几个微米不等。晶粒与晶粒之间直接接触，晶粒间存在明显的晶界。晶界是一个晶向的晶粒向另一个晶向的晶粒的过渡区，厚度一般为几个原子层，原子无序排列。

LTPS薄膜电阻分为晶粒电阻和晶界电阻两部分，晶界电阻远大于晶粒电阻。为了不让晶界成为载流子流动的障碍，LTPS技术的重点在于控制晶界数目、晶格方向与位置。通过晶界的电流有两种主要机制：热离子发射和隧道效应。热离子发射的特性是具有足够高能量的载流子越过晶界势垒形成电流。隧道效应是低于势垒高度能量的载流子利用如图2-30所示的LTPS隧穿机理，通过晶界势垒形成电流。在势垒足够高和足够窄时，隧道电流可以近似为热离子发射电流，甚至高于热离子发射电流。LTPS薄膜中，势垒宽度达到最大值时，势垒高度也达到最大值。高掺杂LTPS的势垒高度迅速减少到一个较小的数值，隧道电流总是小于热离子发射电流，所以可忽略隧道电流。对中等掺杂LTPS，晶界处的杂质分凝与载流子陷阱俘获效应同时发生，陷阱态几乎全部为单一价态，其最大值出现在禁带中线。LTPS电流由晶界势垒的热离子发射控制，在晶粒内没有散射。

分析LTPS半导体特性的理论模型如图2-31所示，主要有杂质分凝模型和载流子陷阱模型。如图2-31（a）所示，杂质分凝模型认为：杂质在晶界处的化学势比晶粒内低，掺杂原子优先沉积在晶界，使晶粒内的掺杂浓度低于均匀掺杂的情况，直到晶界饱和，而分凝在晶界处的杂质原子在电学上不活动。如图2-31（b）所示，载流子陷阱模型认为：原子均匀分布在LTPS中，晶界处存在大量的悬挂键和缺陷态，形成接近硅表面态密度的陷阱能级，原本电中性的陷阱能级在俘获载流子后带电，并在它的周围形成一个多子势垒，阻挡载流子从一个晶粒向另外一个晶粒运动，从而降低载流子的迁移率。

Y. W. Seto等结合晶界陷阱效应和热电子发射理论，解释了LTPS中载流子的输运机理。Seto理论认为：①所有晶粒大小一致，呈长度为L的整齐的立方体结构，周围被晶界包围；②单一N型（或P型）掺杂的浓度为NG的原子，均匀分布在各个晶粒中，室温下全部电离；③分凝在晶界的掺杂浓度为NGB的杂质全部非电激活，不再影响电导过程；④晶界厚度（一般为几个原子层）相比于晶粒长度L可以忽略不计；⑤晶界处的电子与空穴陷阱的面密度为Nt，能级为Et（禁带中间定义为零点），在未俘获载流子时为电中性。Seto理论认为晶界处的态密度呈V形分布，但当耗尽区没有扩展到整个晶体区时，该理论没有涉及那些状态可能仅是部分填充的，所以该理论仅适用于陷阱能级高度低于费米能级的特殊情况。

Kamins认为由于杂质原子在晶界处出现杂质分凝效应，所以可将晶界看作杂质原子的沉积区，从而降低晶粒中的杂质含量。与杂质均匀分布的情形相比，这时载流子的浓度就要低很多。当晶界被杂质原子饱和后，载流子浓度才会逐渐接近掺杂浓度。另外，晶界处暴露的非饱和原子键也会导致大量缺陷的出现。这些因素都将导致晶界处陷阱态的形成。由于其对载流子的俘获作用，使载流子的移动能力下降，因此能够参与电学传导的自由载流子数目减少。在俘获可动载流子后，陷阱态成为电中性，并形成能量势垒，阻碍了载流子从一个晶粒迁移到另一个晶粒，使载流子迁移率降低。

LTPS半导体的能带结构如图2-32所示。LTPS薄膜晶粒内具有和单晶硅一样的周期性电势，电子空穴可以在其中快速自由移动，形成LTPS TFT开态电流大的特点。LTPS晶粒间的晶界含有许多层错、位错与缺陷，晶界上存在了大量错位键和悬挂键，在p-Si带隙形成局域能量状态，从而形成载流子陷阱和杂质分凝。p-Si不仅含有相当多的晶粒间缺陷，还有很多晶粒内缺陷。大部分缺陷态密度位于带隙中间，随着未成键态增加而增加。

2.3.3　LTPS TFT器件特性

1. LTPS TFT的导电机制

LTPS TFT特性曲线模型不易建立，为了简化分析，和a-Si TFT一样沿用MOSFET特性曲线。电流计算参照公式（2-1）和公式（2-2）。LTPS TFT开关的I-V关系曲线如图2-33所示。LTPS的特殊工艺使得LTPS TFT具有高出a-Si TFT两个数量级的开态电流。但是，LTPS TFT在关断后，漏电流会随着Vgs负电压绝对值的增大而快速上升。

当Vgs<0时，LTPS TFT开关工作在关断区域，陷阱俘获载流子成为主要的导电机制，形成漏极反偏PN结的漏电流。在关断区域，当Vgs负偏压较小时，漏电流Ioff几乎和Vds呈线性关系，电流较低。当Vgs负偏压较大时，漏电流Ioff几乎和Vgs呈指数关系，电流上升很快。Ioff指数级增加的机理在于漏极空间电荷区发射载流子参与导电，这时的漏电流Ioff基本上只和沟道宽度有关。如果漏极电压较小，势垒高度较大，导电能力受制于晶界，那么靠近漏极耗尽区的热电子发射是主要的导电机制。如果漏极电压较大，或者实施高浓度掺杂，势垒高度降低，那么场效应感应泄漏电流所造成的光辅助隧穿成为主要的导电机制。这种漏电流随Vgs负偏压增大而快速上升的机理可用如图2-34所示的能带结构进行解释。图2-34中导带和价带附近的浅陷阱形成的能级带尾态与p-Si应力键有关，带隙中间的深能级与p-Si断裂键有关。p-Si的激活能相当靠近中间带隙，容易产生陷阱辅助隧穿与带间隧穿，导致LTPS TFT漏电流大。

当0<Vgs<Vth时，LTPS沟道呈弱反型，LTPS TFT工作在亚阈值区域。载流子注入形成的亚阈值电流，大小受制于LTPS TFT源极的势垒高度。亚阈值电流与（Vgs?Vth）呈指数关系。一般用S因子（亚阈值摆幅）来描述LTPS TFT导通与关断的特性。

式中，Cox表示栅极氧化层的电容值，Cd表示沟道耗尽时的电容值，Ct表示晶界的电容值。LTPS TFT的S因子一般在0.1～0.5V/decade，S值越小Vth就越小。如果晶界的陷阱态密度太大，Ct值就大，S值也随之增加。S值与陷阱态密度的关系如图2-35所示。

当Vth<Vgs<Vgon时，LTPS TFT开关工作在伪亚阈值区域，载流子漂移形成电流，反向电荷密度Qinv随着（Vgs?Vth）呈线性增加，有效电子迁移率μeff随Vgs呈指数关系增加，源漏极电流Ids相应地随Vgs呈指数关系增加。当Vgs>Vth时，LTPS TFT开关进入阈上区，载流子漂移形成电流，Qinv∝（Vgs?Vth），μeff固定不再增加。当Vds<（Vgs?Vth）时，沟道等效为一个电阻（Ids ∝ Vds），LTPS工作在线性区。当Vds≥（Vgs?Vth）时，Ids大小维持不变，LTPS工作在饱和区。

2. LTPS TFT的信赖性

LTPS TFT的SOI结构、栅极绝缘膜、p-Si晶界等都会引起器件的信赖性恶化。SOI结构容易形成寄生双极晶体管动作，使偏压时的漏电流呈指数关系增加，导致热载流子增加，信赖性下降。CVD工艺形成的SiO2栅极绝缘膜，会在SiO2层和LTPS沟道层的界面，以及SiO2栅极绝缘膜中形成大量缺陷准位，导致器件信赖性下降。LTPS薄膜中的晶界会俘获载流子，形成势垒，导致性能下降；同时，在偏压状态下会形成缺陷准位，导致器件信赖性下降。

SOI结构中寄生双极晶体管的工作原理如图2-36所示。当器件处于饱和态时，沟道夹断，在漏极形成高电场区域。从源极注入的电子，在这个区域获得能量后引起碰撞电离，形成如图2-36（a）所示的电子空穴对。新生成的电子被漏极吸引，空穴往源极移动并在沟道内部堆积，形成如图2-36（b）所示的沟道电位上升。这样，就在P型沟道和N型源极方向形成偏压，从而形成以沟道为基极、源极为发射极、漏极为接收极的寄生双极晶体管，导致从源极注入的电子快速增加。如图2-36（c）所示，电子注入增加从而加剧碰撞电离，形成正反馈，导致漏极电流呈指数增加。这些增加的载流子，会在SiO2/Si界面或p-Si晶界形成缺陷能级，导致器件特性恶化。

形成LTPS TFT器件俘获能级的机理如图2-37所示。首先是SiO2/Si界面俘获能级，SiO2膜中的3价Si起着空穴俘获能级的作用，因吸水形成的Si-OH或Si-H起着电子俘获能级的作用。这些俘获能级最初呈电中性，在载流子注入、俘获后呈充电状态，在器件动态偏压实验时就会发生特性漂移、经时绝缘破坏，影响器件的信赖性。SiO2膜中的3价Si存在于SiO2/Si界面附近，与Si的载流子相互作用，一般表现为带正电的固定电荷。因为存在3价Si，所以界面俘获能级分布到Si的能带带隙。界面的3价Si中，一部分结合成Si-H，在电学上呈非活性化状态，在SiO2膜形成后经过退火处理可以降低界面俘获能级密度。悬挂键和弱Si-Si键都会形成界面俘获能级。在界面的LTPS一侧，晶界处可能会掺入极薄的SiO2膜，形成晶界俘获能级。

LTPS TFT低温SiO2栅极绝缘层工艺，以及10V以上的液晶驱动电压，在工作作用下会使器件特性发生恶化，具体表现为自发热恶化和热电子恶化。器件工作时，半导体层作为一个可调电阻，自身会发热。玻璃的热传导能力比Si衬底低两个数量级，所以LTPS TFT会因为散热不利而导致器件温度上升，引起特性恶化。LTPS内的电子在偏压作用下获得能量，极少数会成为具有较高能量的热电子，出现电子俘获，导致开态电流下降。此外，在高频AC应力（如500kHz）作用下，正负电位过渡时的瞬间高电场会加速器件特性恶化。恶化程度与频率基本成正比。

对于N型LTPS TFT，可以采用LDD（Lightly Doped Drain）结构来提高器件的信赖性。如图2-38所示，在重掺杂n+层和本征i层之间，插入一个掺杂浓度比n+层低一个数量级的n?层，可以降低漏极区域的电场。一方面，可以降低LCD像素开关的关态漏电流；另一方面，可以改善周边内置电路的热电子恶化现象，提高信赖性。但是，在降低漏极区域的电场的同时，也会降低器件的开态电流。

2.3.4　LTPS TFT工艺技术

LTPS TFT工艺兼具a-Si TFT工艺和c-Si集成电路工艺的特点。根据器件结构、材料、工艺等的不同，产生了许多LTPS TFT的工艺路线。LTPS TFT作为像素开关时多用N型LTPS TFT，作为周边电路集成时多用CMOS结构。

1. LTPS TFT的典型工艺技术

使用P型和N型LTPS TFT工艺的器件结构如图2-39所示。下面以该结构为例，同时介绍P型和N型LTPS TFT的工艺。

首先，用PECVD工艺在玻璃基板上形成4500?的SiO2缓冲层。缓冲层可以屏蔽玻璃基板上的缺陷，以避免玻璃引起的各种器件出现不良现象。再用PECVD工艺形成厚度为700?的a-Si薄膜。在对a-Si薄膜进行ELA结晶化处理前，首先在高温条件下进行脱氢处理，以保证含氢量降到1%以下。如果没有进行脱氢处理，则ELA扫描时的高能量会导致氢突沸，造成a-Si薄膜龟裂。脱氢处理后，用离子水清洗设备进行酸清洗，然后进行ELA结晶化工艺。

ELA工艺利用准分子激光作为热源，激光经过投射系统后，会产生能量均匀分布的光束，投射于玻璃基板上，a-Si结构的玻璃基板吸收准分子激光的能量后，转变成p-Si结构，整个处理过程都在600℃以下完成。ELA所用的能量密度在700mJ/cm2左右，光照时间为几十纳秒，从而保证玻璃基板温度不会上升到变形的程度。形成p-Si薄膜后，再用PECVD工艺形成厚度为300?的第一层栅极绝缘层1st G-SiO2。依次实施PR涂覆、显影、干刻、PR剥离等工艺，形成N型TFT和P型TFT的硅岛。

硅岛形成后，采用第二道PR工艺定义N型TFT的源漏极S/D。对PR进行相应图案的曝光和显影后，针对S/D采用高浓度P（磷）离子注入工艺，即n+离子注入，形成欧姆接触用的n+p-Si。在灰化处理后，进行PR剥离。

用PECVD工艺形成厚度为900?的第二层栅极绝缘层2nd G-SiO2，用PECVD工艺形成厚度为800?的n+微晶硅uc-Si。酸清洗后，用PVD工艺溅射厚度为1200?的硅化钨WSi。进入第三道PR工艺，定义出由uc-Si和WSi积层构成的栅极。用作栅极的材料还可以是TaN、MoTa、MoW、Cr、Al等金属，中小型显示屏多采用表面平坦、特性稳定的高熔点金属，而大型显示器基本采用低电阻率的金属。

电路区的N型TFT，栅极与S/D单侧错开1.5μm的距离，采用栅极的自对准功能，进行低浓度P（磷）离子注入工艺，即n?离子注入，形成弱化漏极电场，以降低漏电流作用的LDD结构。对于像素区的N型TFT，由于是交流电压充放电，所以栅极与S/D两侧都错开1.5μm的距离，形成两个n? LDD结构。

接着进入第五道PR工艺，定义P型TFT的源漏极S/D。对PR进行相应图案的曝光和显影处理后，针对P型TFT的S/D采用高浓度B（硼）离子注入工艺，即p+离子注入，形成欧姆接触用的p+p-Si。为了中和在形成n? LDD结构时注入P型TFT S/D端的低浓度P离子，形成n+ S/D的B离子浓度要相对高一些。B离子注入完成后，进行PR灰化处理，并进行PR剥离。

由于P型TFT的电子迁移率比N型的低，加上P型TFT只用在周边驱动电路，漏电流的许可范围相对较大，因此P型TFT可以没有LDD结构。如果在P型TFT上采用LDD结构。P型TFT栅极上的PR在S/D单侧伸出1.5μm的距离，采用栅极的自对准功能，进行低浓度B（硼）离子注入工艺，即p?离子注入，形成p?LDD结构。注入的离子集中在p-Si薄膜的表面，不利于电学传导。所以，要在酸洗净后实施活性化退火处理，使注入的离子进入p-Si薄膜的内部。为了让先前形成的栅极金属能经受住长时间的高温环境，这里的栅极金属采用了耐高温的WSi材料。为了稳定器件特性，应继续进行氢化退火处理，使存在断键的Si原子结合H原子。

活性化和氢化处理后，进行酸洗净。用PECVD依次形成厚度为2000?的SiO2薄膜和厚度为2000?的SiNx薄膜，以用作扫描线和数据线之间的层间绝缘膜。接下来进行第七道PR工艺，形成第一层接触孔。在a-Si TFT工艺中，接触孔刻蚀采用的是高精度的干刻工艺。但是，p-Si TFT工艺中的接触孔还用于周边电路多层配线的连接。由于p-Si薄膜相对较薄，刻蚀精度差，所以要用选择比高的湿刻工艺刻蚀出接触孔。

形成接触孔后进行酸洗净，再用PVD依次形成AlNd和Ti的金属积层。接着进入第八道PR工艺，用高精度的干刻工艺定义源漏极和数据线。如果设计冗余度高，也可以考虑用湿刻工艺。在易氧化的AlNd金属上溅射不易氧化的Ti金属层，其作用是保证和ITO形成良好的低电阻接触。除Ti金属外，还可以使用其他不易氧化的Mo、Cr等金属。

采用低介电常数平坦化绝缘层进行多层金属布线，可以大幅缩小周边电路集成的版图面积。所以，形成源漏极后，用PECVD工艺依次形成厚度为3000?的平坦化绝缘层薄膜。再分别用第九道PR工艺干刻形成第二层接触孔，用第十道PR工艺湿刻形成第二层金属。

周边电路的集成度越高，需要的金属互连层数就越多，相应的接触孔PR工艺和金属层PR工艺次数也就越多。完成金属布线的PR工艺后，形成透明ITO电极。为了提高像素开口率，可通过高厚度的层间绝缘膜，让ITO电极覆盖于扫描线和数据线上方，形成Top-ITO结构。用PECVD工艺依次形成厚度为1800?的SiNx层和5000?的平坦化绝缘层薄膜，接着先后进行第十一道PR工艺干刻形成第三层接触孔，再进行第十二道PR工艺湿刻形成所需的ITO图案。

2. LTPS TFT的关键工艺技术

LTPS TFT的关键工艺技术主要有结晶化技术、离子掺杂技术、栅极绝缘膜成膜技术、结晶缺陷减少技术。结晶化技术主要有激光退火技术和固相结晶技术两大类，主流还是ELA技术。

LTPS TFT的离子掺杂与LSI工艺所用的离子注入有所区别。在LTPS TFT中，因为是大型离子源，所以不采用通过极短Beam Line进行离子束照射的质量分析方法，以方便大口径处理。但是，若以B2H6作为气体原料，则除B+以外还同时注入了BH+、H+和。所以，离子电流中的掺杂剂比例受离子源状态控制，表现并不稳定，就算用Beam电流计测，也不能准确获得掺杂剂的原子数，精确掺杂很困难。最近，为了控制阈值电压以保证器件性能，同时排除H+等不需要的离子以防止器件性能恶化，广泛采用了质量分离型的离子注入。

栅极绝缘膜的特性，以及栅极绝缘膜与LTPS界面的特性是影响器件性能最重要的因素。LDD结构，以及使栅极靠近源极一侧的非掺杂偏置栅极结构，都能提高器件的性能。栅极绝缘膜的特性还影响器件的信赖性。除可以用低温CVD生成SiO2膜外，还可以用TEOS为原料，气化后在350℃环境下进行成膜。用成形气体进行后处理，可以抑制界面缺陷能级的生成。基于ELA技术的p-Si晶粒起伏明显，所以栅极绝缘膜不能太薄，一般为1000?左右。

LTPS薄膜的晶界很多，因此容易产生悬挂键，形成大量电学活性上的缺陷。LTPS薄膜和栅极绝缘膜形成后，为了减少缺陷，通常采用氢化处理。与a-Si上的应用类似，让等离子体状态的H原子与Si的断键结合，使Si的断键失去活性。H的反应性高，在固体中的扩散速度快，在170℃左右的环境下就可以使Si中的缺陷大量减少。氢化处理对温度很敏感，对处理装置的温度均一性、处理温度、快速升降温等工艺提出了严格要求。除氢化处理外，也有研究用氧化处理来减少缺陷数量。还有研究不用等离子体，而是在水蒸气环境下加热，通过水热合反应消除缺陷的活性，以提高器件性能，改善器件信赖性。