4.1 产品机械架构决定共模电流路径

4.1.1 产品机械架构决定共模电流机理

产品内部电流有两种模式，一种是差模电流，另一种是共模电流。对于差模电流，它的电流路径取决于电路原理的设计和外部差模干扰的注入点。而共模电流（包括外部注入的共模干扰电流和内部电路自己产生的共模EMI电流）都存在于产品及/或产品周边导体所组成的非预期的路径中，而且差模电流与共模电流在产品内部总是不断地相互转换。这种非预期的路径与产品机械架构设计有关，尽管听起来十分奇怪，但事实确实如此。

为了更好地了解产品机械架构与对电路中共模电流的影响，下文用W.Michael King教授一篇COMMON-MODE ARCHITECTURAL CURRENT FLOW PATHS：Impact to Functional Reliability and Performance Stability of Systems-Products（《产品机械拓扑架构影响共模电流的流动方式》）的文章中的有关描述和一个实例进行介绍。

W.Michael King是一名独立系统设计顾问，他在系统设计、集成、管理和EMC方面工作了超过44年，在这些年中，他开发了超过1000个系统。

该文章相关描述：

当RF射频电流或瞬态电流流经过一块金属平板时，图4-1所示流过平面的电流产生磁场分布图描绘了此时机械架构内磁通量的分布模式。当一块金属平板引入机械孔时，图4-2所示机械孔使磁通重新分布示意图描绘了此时平板机械架构变化后的磁通，显然磁通发生了重新分布，并沿着这些孔产生循环电流。图4-2展现了重新分布后的磁通情况，以及一系列层级共模场势ECMA、ECMB、ECMC，它们跨越孔向，并与射频电流反向。物理学表明：当这些孔间距相对于孔的尺寸可忽略不计时，会产生被称为“孔阵效应”的现象。这种效应意味着，跨越每一个孔所产生的场电势将会逐渐积累或结合“相加”。这类似于压在一起的一串弹簧，弹簧越多，反弹力越大。如图4-3所示是描述场电势“孔阵”的等效图，图中的“弹簧”就是该电路中等效电感。

将这一原理（孔阵效应）延伸至电子产品领域，是否普遍存在呢？回答是肯定的，在绝大多数电路板上都有孔阵效应，如上述描述的为PCB中的地平面时，受PCB地平面中电感（过孔或开槽引起的寄生电感）强烈影响，板内将会产生电势损耗。图4-4形象地表现了电路板上钻孔形成的“孔阵效应”。

这种PCB中产生的“孔阵效应”，其结果使PCB中产生共模损耗，图4-4中标注出了两个“共模”损耗区域。ECM1为PCB寄生电感损耗，这是由那些位于电路封装器件附近的通孔和过孔在电路板上引起的损耗现象。ECM2为器件寄生电感损耗，是在电路板上封装器件内的区域。在大多数电路板中，这些损耗是不可避免的，如果采用盲孔，或者沉孔不钻透所有的电路板层，也只能缓解这种状况。而且，带盲孔的电路板因生产成本偏高，不适用于大批量商业产品的制造。

产生图4-4所示的这种“孔阵效应”原因是什么呢？图4-5是图4-4等效电路的截面图。其实是由于共模电流ICM流过那些过孔时，由于孔间等效电感L2产生场电势ECM1，由此产生Is干扰电流信号。同样，电路板上的器件封装部分也会产生类似的Is干扰电流信号，原因是在电感L1处也产生场电势ECM2。此时，在Is干扰电流信号的作用下，电路板的有用信号之间会建立一个场电势ECM3，即Ediff，它是叠加于有用信号的差模电动势，由激励电流ICM产生，而激励电流ICM通常以瞬态或脉冲波形式出现。如果从机械架构的角度解释这种电路效应，那么电路板上的封装器件就像一张蹦床，周围的钻孔使其具有势能（干扰电压）。

那么，如何改善这种状况呢？最简单有效的方法是重视产品设计中机械架构的布局架构和拓扑架构。然后，再分析机械布局，特别是接口（包括电源）电缆是如何对电路产生干扰的。分析的最终目标是要尽可能地将共模电流（ICM）“引导”至对电路干扰最小的区域或地方。只要共模电流远离干扰区域，就不会产生电路功能紊乱。

产品中大部分影响电路正常运行功能和可靠性的共模电流来自产品“外部”。因此，产品电缆的位置是重要的考虑因素，调整电缆连接器在电路板中的机械位置，是改变共模干扰电流路径的一个手段。从图4-6可以看出，共模损耗问题在所有的电路板上都存在。

如图4-6所示，假设代表电势高低的两根电缆分别位于电路板的两端，于是共模电流ICM顺势流过板上的三个集成电路封装组件，每个封装组件周围有钻孔，这种“架构设计错误”通常会引起电路板内较大的共模电流，最终分别在每个封装组件IC1～IC3周围形成的布局电感（L1～L6）处，产生E1～E6场电势损失。由于共模的叠加效应/耦合效应，这个横截面上的信号和元件都面临出现功能性问题的风险，而这完全取决于电缆位置的安排。

相比较而言，可以选择将产品中的电缆置于另一种位置，使共模电流仅在该区域内部循环，而不流经那些易引起叠加或耦合的电路区域。如图4-7描述了当进出电缆置于相近位置时，任何共模电流将会被约束于电缆之间一块很小的区域内。这种方法“保护了”电路板的其他区域免受共模噪声干扰。

同样，当需要采用平行PCB架构的时候，要控制共模的负面效应，接口的机械位置变得更加关键。一旦考虑不周，当外部有共模干扰注入该产品的I/O电缆时，几乎所有的电路和信号都将忍受共模电流带来的干扰。

图4-8表明，如果机械架构没有经过有效规划，共模电流将会对多层电路板产品产生显著影响。特别是，这种电流将在电路板层间形成内部辐射场，并会动态加强板层间连接件上的信号，如图4-8中E7所示。在这个例子中，整个区域内无一处能幸免于共模电流的噪声干扰。

事实上，如果机械位置选择得当，那么平行电路板架构中的电路板的避免共模干扰的解决方案会变得非常简单。图4-9给出了一个例子，说明了机械安装和连接件位置相互作用，提高对共模效应的控制。因此，此产品对噪声的抗干扰能力也将增强。

在图4-9中，原来安装在上层板的I/O连接器被改装到了低层板上，并且在两板之间再增加一个新的接口转换连接器，该转换连接器将原来上层板的I/O信号线的功能转移到了下层板上。如果接有多个地连接的转换连接器具有很低的地连接阻抗，那么将会在两个板层间产生“零”共模电压（如采用金属板实现上下两板之间的地互连）。这个“零”共模电压如图4-9中N5所示。其他通过机械元件（如支架、金属片等）而获得的地与地之间的零电位短接，也能够提供对任何与框架相关的共模电流效应的控制，如图N1、N2、N3所示。N4用于确保PCB间互连连接器上产生的共模损耗最小，降低其间的共模电压。最终，所有内部电路产生的共模电流会被限制在系统内部，而不外流。同时，所有外部干扰注入的共模电流也都被控制并引导至一个小区域，接口对接口（图4-9中外部干扰电流Ientry从一个I/O电缆进入后，直接从另一根I/O电缆流出，图4-9中Iexit），避免对电路区域产生过量干扰。

以上关于W.Michael King教授的文章描述可以看出，产品机械架构是产品的重要组成部分，机械架构不能单独成为EMC问题的来源，但却是解决EMC问题的重要途径。电磁场屏蔽、良好的接地系统及耦合的避免都要借助于良好的架构设计。对于EMC来说，机械架构设计包含着一个系统层面设计的概念，也包含架构形态设计的概念，在一个产品的EMC设计中，屏蔽设计、接地设计、滤波设计等都不能独立存在，信号输入/输出接口的位置、各种电路在产品中的分布、电缆的布置、接地点的位置选择都会对EMC产生重要的影响。总的来说，机械架构的EMC设计要尽量避免共模干扰电流流过敏感电路或高阻抗的接地路径，机械架构设计要避免额外的容性耦合或感性耦合，机械架构设计要注意良好的、低阻抗的干扰泄放路径。

4.1.2 EMS测试中的共模电流与产品机械架构的关系

要想分析被测设备（EUT）的电路是如何被外部的共模干扰源所影响的，就必须对干扰的原理进行分析，弄清楚干扰共模电流流经的路径。产品机械架构决定了共模电路的路径，反映到电路里，就是电阻、电容和电感。这些电阻、电容和电感有可能存在于实际的电路中，也有可能是寄生参数。本节主要来描述产品在进行EMC测试时，与产品机械架构相关的电阻、电容和电感，以便进一步理解共模电流的流动路径和大小。

根据EMC测试原理和关于电阻、电感、电容、电压、电流等基本知识可知，当这样的一个干扰电压源（如EFT/B干扰源，首先是以电压源的形式输出的，电压源的内阻为50Ω，通过一个耦合电容以共模的形式施加到电源接口和I/O接口上）施加到一个或多个负载（EUT中的各个回路）上时，电流会流向各个负载，各个负载上流动的电流大小由负载的大小决定，犹如流水从高地势流向低地势，如图4-10所示。

图4-10中，阻抗Z1，Z2，Z3，…，Zn表示干扰在被测设备内部流过的各个路径的阻抗，它是一个由电容、电阻、电感及互感组成的集合体，I1，I2，I3，…，In表示各个路径中流过的电流大小，其大小在干扰电压一定的情况下，取决于各自回路中的阻抗。可见，要研究干扰电路对产品内部电路的干扰方式和程度，首先要弄清楚以下两点：

（1）干扰路径。

（2）干扰路径中的阻抗。

由于抗扰度测试中的共模干扰电压总以参考接地板为参考电平，因此其产生的共模干扰电流最终总是要回到参考接地板上以形成闭合电流环路（如产品中通过接地线形成的回路；由被测设备壳体及PCB甚至PCB中的印制线和参考接地板之间的寄生电容形成的回路；由被测设备电缆和参考接地板之间的寄生电容形成的回路等）。可见，研究被测设备中各个导电体与地之间的回路具有重要意义，而要分析被测设备中各个导电体与地之间的回路，就要从如下几点谈起。

第一，接地线的位置。

产品系统的接地线在EMC测试时总是与参考接地板相连的，因此接地线所在的回路总是产品被注入共模干扰时最重要的共模电流路径，但通常不是唯一的。

第二，要考虑被测设备中各个部件（包括电路板金属外壳、印制线等）与参考接地板（如EMC测试中的参考接地板）之间的寄生电容。电路板或金属外壳与参考接地板之间的寄生电容，可以用式（4.1）～式（4.3）进行估算：

式中 C total—总寄生电容（pF）；

C plate—平面电容（pF）；

C intrinsic—固有电容（pF）；

S—金属板或电路板的表面积（m2）；

H—金属板或电路板与参考接地板之间的距离（m）；

D—金属板或电路板的等效对角线长度（m）；

ε0=8.85pF/m—空气中的介电常数。

例如：一个对参考地表面积为S，对角线长度为D 的矩形浮地设备，其对参考接地板的寄生电容可以通过简化式（4.4）、式（4.5）来近似计算：

如一块尺寸为10cm×20cm的PCB，当置于离参考接地板10cm高的距离时，其与参考接地板之间的寄生电容可以计算如下：

D=0.22m

S=0.02m2

H=10cm

C intrinsic(pF)=35×0.22pF=7.7pF

C plate(pF)≈9×0.02/0.1pF=1.8pF

C total≈C plates+C intrinsic=9.5pF

注：由于电快速瞬变脉冲群、ESD等干扰信号所包含的频率较高，这种寄生电容对干扰传递所起的作用是不能忽略不计的。

图4-11是以一块大小为20cm×25cm的电路板或金属板为例说明其与参考接地板之间的寄生电容曲线图，图中横坐标是电路板或金属板之间的距离，单位是cm（厘米），纵坐标是对应的寄生电容大小单位是pF。

孤立印制线与参考接地板之间的寄生电容可以通过如图4-12所示的曲线查得。图4-12中W为印制线的宽度，H为印制线离地距离，印制线与参考接地板之间无其他导电介质（如PCB底层印制线与参考接地板之间），曲线的横坐标为H/W的比值，并且H、W是同一单位，纵坐标为每厘米的电容值。

另外，关于孤立印制线与参考接地板之间的寄生电容，除了通过查图4-12所示的曲线，还可以用式（4.6）估算。

式中 CP—寄生电容（pF）；

S—等效面积（cm2）；

H—电缆到参考地板之间的距离（cm）。

参数S、H在PCB中对应的位置如图4-13所示。

在式（4.6）的使用中，值得注意的是关于等效面积S的理解。等效面积S并非印制线的表面积即长度乘以宽度，而是当印制线与接地参考板之间存在电压差时，之间所形成电场有效面积。该面积一般大于印制线本身的表面积。图4-14为等效面积示意图。

以下是一个只带有一根I/O电缆和一块PCB 4层板的浮地设备，其尺寸为20cm×25cm，当该设备置于参考接地板上10cm的距离（见图4-15），进行电快速瞬变脉冲群测试时，即电快速瞬变脉冲群共模电压施加在电缆上时，共模干扰路径、阻抗及参考机理的分析实例。

进入产品的共模电流由于地平面（GND平面）的阻抗相对较低，大部分共模电流会从GND上流过。

如果图4-15中UCM电压为2kV，那么流过GND平面的共模电流可以估算如下：

Cp可以通过图4-11可知，约15pF

ICM =Cdu/dt=15pF×2kV/5ns=6A

可见，会有6A的共模瞬态电流流过GND平面。其成为电快速瞬变脉冲群共模干扰回路的最主要路径。

注：以上方法仅仅是一种估算方式，实际上还要考虑很多因素，如寄生电感、电快速瞬变脉冲群源阻抗的影响等。

除此之外，PCB中的印制线与参考接地板之间也存在寄生电容，这样在GND、信号印制线和参考接地板之间又形成了另一个共模电流的回路（特别是那些处于PCB地层的印制线，正好介于GND平面和参考接地板之间），如图4-16印制线与参考接地板之间耦合产品的回路所示。

图4-16中，Z为PCB中GND与信号印制线之间的阻抗，如果PCB层数超过4层，则通常存在专用的GND层，那么那些布置在底层的信号印制线，正好介于GND平面与参考接地板之间，这些印制线与GND平面的阻抗将会更小。假设印制线与参考接地板之间的寄生电容为0.1pF，UCM还是电压为2kV的电快速瞬变脉冲群干扰信号，GND与印制线之间的阻抗Z为100Ω。

则电流ICM计算如下（为了计算方便，电快速瞬变脉冲群干扰的频率用70MHz代替）：

感应电压计算：

印制线与参考接地板之间的寄生电容，不仅仅在电快速瞬变脉冲群测试中对设备抗干扰能力有很大的影响，即使像传导抗扰度测试这样低电压幅度的测试中，该寄生电容也对抗干扰能力有很大的影响。

例如：当测试电压为3V，频率为1.6MHz时（见图4-17），用类似的方法可以估算印制线中感应到的干扰电压。

电流计算：

感应电压计算：

这个感应电压值虽然很小，也许对数字电路并不会产生很大的影响，但是对于那些本身具有很低电压幅度的模拟电路，如RF电路、信号测量电路等，已经足够产生较大的干扰了。

第三，要考虑电缆与参考接地板之间的寄生电容。

EMC测试中，标准规定电缆置于高于参考接地板一定高度的绝缘支架上，其对参考接地板的寄生电容估算相对固定并比较简单，一般为每米数十pF，如10cm高度时，约50pF/m。

第四，要考虑共模干扰传输路径中器件之间或隔离器件两侧的寄生电容。

隔离器件的寄生电容参考4.6节的描述，如继电器线圈与触点之间的寄生电容约为10pF；光耦两端的寄生电容约为1～2pF；小变压器初、次级之间的寄生电容约为10pF或几十pF。

第五，电路中的工作地是共模干扰在PCB中流动的主要路径。

如图4-18所示，当同样大小的电快速瞬变脉冲群共模干扰电压同时施加在信号电缆中的信号线和地线（0V）上时，如果不存在接口电路接口上的滤波电容C，那么由于信号线与地线上的负载阻抗不一样（信号线的负载阻抗较高），共模干扰信号将会转变成差模信号施加在器件IC1信号接口和工作地之间。同时，在信号线上的电流也会很小，而大部分电流会沿着地线流动；如果存在接口电路接口上的滤波电容C，信号线上的电流I1经过滤波电容后也会流向地线，并与地线上的电流I2叠加在一起形成图4-18所示中的Iext。可见，无论是否存在滤波电容C，在产品内部，干扰电流大部分都会在地线上流动。其中C在此完成了产品的第一级滤波，它阻止了共模与差模的转换及降低了器件IC1信号接口和地之间的干扰压降，使IC1受到保护。

第六，产品中地线及PCB中的地平面是存在阻抗的。

什么是电路中的地？在教科书上的地定义是：地是作为电路电位基准点的等电位体。因此，误解也就产生了，很多工程师会认为，只要电路中有线或印制线与那个基准点相连，都可以认为是等电位的“地”。显然，教科书中的这个定义是不符合实际情况的，实际地线上的电位并不是恒定的。如果用仪表测量一下地线上各点之间的电位，会发现地线上各点的电位可能相差很大，也正是这些电位差才造成了电路工作的异常。电路是一个等电位体的定义，仅仅是对地线电位的一种期望。如果要给地线一个更加符合实际的定义，那就是：信号流回源的低阻抗路径。这个定义中突出了地线中电流的流动。按照这个定义，很容易理解地线中电位差的产生原因。因为工作地线的阻抗总不会是零，当一个电流通过有限阻抗时，就会产生电压降。因此，电子工程师应该将地线上的电位想象成大海中的波浪一样，此起彼伏。

同样，谈到地线阻抗引起在地线上各点之间的电位差能够造成电路误动作，许多人觉得不可思议：用欧姆表测量地线的电阻时，地线的电阻往往在毫欧姆级，电流流过这么小的电阻时怎么会产生这么大的电压降，导致电路工作的异常。要搞清这个问题，首先要区分导线的电阻与阻抗这两个不同的概念。电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。任何导线都有电感，当频率较高时，导线的阻抗远大于直流电阻，第6章中的表6-3给出的数据说明了这个问题。在实际电路中，当一个像电快速瞬变脉冲群这样包含丰富的高频成分的脉冲信号流过导线时，就会在导线上产生较大的电压。对于数字电路而言，电路的工作频率也很高，因此导线阻抗对数字电路的影响是十分可观的，增加导线的宽度对于减小直流电阻是十分有效的，同样对于减小交流阻抗的也有作用。在EMC的世界里，工程师最关心的应该是交流阻抗，而不是电阻。为了减小交流阻抗，一个基本的思路是让多根导体并联。如当两根导体并联时，其总电感L为：

式中 L1—单根导线的电感；

M—两根导线之间的互感。

从式（4.7）中可以看出，当有N条导体并联，且N条导体的总宽度与两点间的距离可以比拟时，就形成了较低的交流阻抗地平面。如果地平面上有过孔，相当于N根导体中的几条导线当中断开，自然将增大这个地平面的交流阻抗。关于地平面阻抗的分析将在第6章中描述。

4.1.3 机械架构EMC设计实例分析

图4-19所示是一个产品的机械架构图。

从EMC的角度来看，该产品的机械架构设计存在严重的EMC缺陷：

首先，接地点远离电源输入口，必然导致较长的接地路径，接地效果大大降低。

其次，产品接地点远离电源输入线和信号线1，必然导致当干扰电流施加在电源输入线和信号线1上时，使共模电流流经整体PCB中的电路和互连排线，互连排线有着较高的阻抗，必然大大加大EMC的风险。如果某种原因使得这种机械架构不能改变，那么你就得花大力气解决共模电流流过路径中低阻抗问题、滤波问题及环路问题等。这时，良好的PCB地平面设计是必须的；合理的滤波也是必须的；在排线处设计一个低阻抗的金属平面也是必须的。

最后，信号线1和信号线2分别在PCB的两端。当信号线1上进行电快速瞬变脉冲群测试时，将使共模电流由信号线1经过PCB，在信号线2与参考接地板之间的寄生电容处入地（寄生电容为50pF/m），如图4-20所示，或接地点处入地。这种情况下，印制板2（见图4-19）必须有良好的地平面设计，无过孔、无缝隙。

也许此时有人会说：“如果该产品不接地，那么会不会好一点？”先来分析一下此时共模电流的流向与大小，再来回答这个问题。图4-21是进行IEC61000-4-4测试时的共模电流流向示意图。当进行电快速瞬变脉冲群测试时，由于被测设备、参考接地板之间寄生电容C1和信号线2、参考接地板之间寄生电容的存在（如果是汽车电子设备也可采用类似的方式，只是干扰源参数会略有变化）。共模电流会流过两个路径，即图4-21所示中的I1C和I2C。

假设C1≈10pF，C2≈50pF，则I1C和I2C.分别可以估算如下：

I1C=C1×dU/dt=10pF×4kV/5ns=8A

I2C=C2×dU/dt=50pF×4kV/5ns=40A

注：由于受干扰发生器内阻的限制，一般当负载总电容大于50pF时，直接用电缆的特性阻抗150Ω代替总负载阻抗进行共模电流的计算。

从共模电流大小可以看出，即使该产品在浮地的情况下，也会有较大的高频共模电流流过PCB中的GND。但是有一点是肯定的，远端接地比不接地情况会更糟糕。可见，将该产品浮地并不能为此产品的EMC带来多少好处，只有合理的接地才能降低流过PCB的共模电流。

良好的机械架构设计，首先要给出一个EMC较好机械架构。对于此产品，因为只有一个接地点，要使共模电流尽可能不影响内部电路，改变产品架构将对共模电流的流向产生本质性的改变，如将信号线、电源线、接地点集中到一块PCB中，并在一块印制板的同一侧，如图4-22所示。

在图4-22所示的架构中，干扰共模电流自电源线、信号线1、2注入后，由于产品电缆的接口处就是接地点，大部分的干扰电流都会从接地点流入参考接地板，只有少量的共模干扰电流流入产品内部电路，而且流入产品内部的干扰共模电流的大小取决于印制板1、印制板2与参考接地板之间的寄生电容。显然在这种架构方案的情况下流过排线、印制板1、印制板2的电流相比图4-19所示方案大大减少，并取决于接地路径的阻抗。

由以上三点分析可以看出，由于电快速瞬变脉冲群、ESD等干扰信号所包含的频率较高，寄生电容在电快速瞬变脉冲群或ESD等高频测试中不能忽略。实际上，进行电快速瞬变脉冲群或ESD测试时，并非像表面看上去的一样，共模干扰电流从干扰发生器源端，经过被注入的电缆，通过接地线回到参考接地板，再回到源端（测试时，干扰发生器的地与参考接地板有良好的连接）。实际上，共模干扰电流还有通过各种寄生电容流经被测设备的各个阻抗较低的部分，最后通过产品与参考接地板之间的寄生电容和电缆与参考接地板之间的寄生电容流入参考接地板，当被测设备接地不良或被测设备是浮地设备时，这种寄生电容决定共模干扰电流路径的作用将更加明显。这些由于寄生电容引起的不可见的干扰回路也给EMC问题的分析带来了一定的难度。

鉴于以上情况，对于产品，架构设计是非常重要的，设计师在设计时首先要考虑到出口或入口处的所有可能的干扰电流，在此基础上建立一个“架构布局计划”，使这些电流不能侵入敏感的电路区域。

4.1.4 EMI共模电流与产品机械架构的关系

1.EMI的共模电流与抗扰度测试中的共模电流控制措施的一致性

共模电流干扰产品的主要原因是共模电流流过产品内部电路，可见避免共模电流流过产品内部的电路可以提高产品的共模电流抗干扰能力。那么该方法是否与降低共模电流引起的辐射矛盾呢？显然在大多数情况下是不矛盾的。

2.连接器处良好接地降低流入PCB的共模干扰电流与降低共模辐射并不矛盾

根据上一节关于电流、电压、磁耦合等驱动模式共模辐射的原理，要解决图2-67、图2-68和图2-70所示的几种共模辐射方法其实很简单，只要将靠近电缆侧的印制板地与机箱外壳相连（也可通过电容连接）即可。电缆接口处接地解决电流驱动模式辐射及电缆接口处接地解决电压驱动模式辐射分别如图4-23、图4-24所示。

从图4-23和图4-24可见，靠近电缆侧的印制板地与机箱外壳相连后，电缆接口处的驱动电压和电缆上的共模电流消失，自然辐射也不存在了，当然接地必须是零阻抗的。实际上，该方法也同时提高了产品的抗干扰能力。以图2-68所示的例子为例，图4-25是靠近电缆侧的印制板地与机箱外壳接地点对共模干扰电流路径的影响。图中箭头线表示主要共模电流的流动方向。图4-25（a）所示的情况下，注入电缆的共模干扰沿着电缆进入印制板，通过印制板中的电路工作地流入金属外壳，并流入大地。而在图4-25（b）所示的情况下，注入电缆的共模干扰一旦沿着电缆进入印制板，就通过印制板地与机箱外壳相连点B被引入金属外壳，最后流入大地，这样印制板中的电路就受到保护。另外，对于图4-23所示关于电流驱动模式下的共模辐射大小也可以通过良好的低阻抗地平面设计来降低地平面阻抗Z。地平面阻抗Z减小，当同样的电流流过时，其两端的压降也减小，因此辐射也降低。一般情况下，印制板中一个完整的、无过孔的正方形地平面，其任何两点间，在100MHz的频率时，阻抗约为是3.7mΩ。在这种地平面下，对于TTL电路至少可以承受600A的脉冲电流（即600A电流流过产生1.8V的压降），而电快速瞬变脉冲群的最大电流也只有在4kV电压输出的情况下达到80A。

对连接器接口上的电路进行共模滤波实质上一方面是为了减小共模电流（采用高阻抗器件，如共模电感），另一方面也是为了改变共模电流的方向（采用Y电容），使产品内部产生的共模电流不流向I/O电缆，也使外部注入I/O电缆的共模电流在I/O入口处或之前就流向壳体或参考接地板。关于接口滤波的具体描述参考第5章。

3.屏蔽电缆良好的接地对于提高产品抗干扰能力与降低产品辐射并不矛盾

共模驱动源产生的共模电流会沿着电缆向外流动而产生辐射。使用屏蔽电缆并将电缆的屏蔽层与机箱外壳完整搭接，就会将共模电流屏蔽在屏蔽层内而使辐射降低。同样，在电缆上注入的干扰共模电流也会由于屏蔽层的存在使共模电流只沿着屏蔽层流动，在产品的接口处流入参考地或通过金属外壳流入参考地，而不至于流到产品的内部电路上，从而提高产品的抗干扰能力，这个道理非常简单。

在屏蔽电缆的应用中，屏蔽层的搭接非常重要，就像2.7节中的案例描述的那样，屏蔽电缆屏蔽层接地时，如果存在“猪尾巴”，不但会使屏蔽层的屏蔽效果失效，而且还会使共模辐射变得更为恶劣。其实，对于抗干扰测试中形成的共模干扰电流来说，屏蔽层的搭接对于泄放注入在屏蔽层上的共模电流并提高产品的抗干扰能力也具有同样的意义。图4-26为“猪尾巴”对高频抗扰度测试的影响。从图4-26中可以看出，“猪尾巴”就像一个电感串联在电缆屏蔽层与地之间，当电快速瞬变脉冲群瞬态共模电流流过时，“猪尾巴”两端就会出现压降ΔU。对于电缆接口的电路来说，该压降ΔU就像干扰电压继续施加在屏蔽层与屏蔽电缆内导体之间，并注入在电缆接口电路上，最终导致流入PCB的共模电流对电路产生干扰。相反，如果屏蔽层中“猪尾巴”不存在，即屏蔽层与大地良好搭接，注入在屏蔽层中的共模电流将很快地被泄放到参考接地板（或现实中的大地）上，产品内部接口电路受到保护。

4.从抗扰度角度设计的良好架构对于提高抗干扰能力与降低辐射并不矛盾

从架构方面考虑降低共模辐射的方法，也同样对提高产品抗干扰能力有利。

（1）改变共模源在天线上的位置

万一设备内部存在共模辐射源，则电缆是很好的共模辐射天线，而天线在源的同一侧时产生的共模辐射要比天线在两侧时小得多。所以，在PCB设计时，所有的连接器最好都放在PCB的一侧。所有的信号线、控制线、电源线也最好从机箱的一侧引出，尽量避免从两侧引出电缆。显然，对于这一点，已经在图4-19所示的案例分析中给出了答案。所有的信号线、控制线、电源线也最好从电路板的一侧引出的方法同样对提高产品的抗共模干扰电流的能有力非常重要的意义。

（2）减小分布电容

对于电压驱动的共模辐射，如图2-68中减小信号线与机壳之间的分布电容C，就可以减小共模驱动电压UCM及共模电流ICM，这样就减小了共模辐射。减小分布电容C的方法非常简单，只要将该设备内部的I/O电缆远离高速噪声源电路部分就可以了。同样，也会减少来自电缆的共模电流进入产品内部。

（3）在PCB上方不允许有任何电气上没有连接并悬空的金属存在

PCB上的集成电路芯片上有时有闲置的门电路引脚，这些引脚相当于小天线，可以接收或发射干扰，所以应该把它们就近接回流地或电源线。悬空的金属，特别是大面积的金属分布电容大，容易产生电场耦合。任何金属构件如果存在电位差就可能产生共模辐射，所以也必须把它们进行良好的就近接地，例如散热片、金属屏蔽罩、金属支架、PCB上没被利用的金属面都应该接地。

5.接口上滤波和隔离同样可以抑制外界干扰的共模电流，也可以抑止产品内部产生对外的共模辐射

在I/O接口插入滤波器可以抑制高频共模骚扰沿着传输线向外传输，同样也可以滤除外界注入的共模干扰，不管是反射式的滤波器还是吸收式的铁氧体滤波器对两者都有帮助。如把电容器并接在导线和地之间就构成了电容共模滤波器，它可以让出入这条路径的高频共模噪声通过电容器流入地中，从而避免共模辐射或影响后续电路的正常工作。穿芯电容也是一种可以做为共模滤波器的电容，使用时穿芯电容用螺栓或焊接方法固定在金属板上，有用信号可以通过其芯线穿过金属板，而高频噪声和干扰则通过芯线与金属板之间的电容入地。用于吸收共模高频噪声的共模电感，当将它插入传输导线对中，可以同时抑制每根导线对地的共模高频噪声或外界干扰。

6.结论

以EMI共模电流形成和控制（共模骚扰电流）为基础分析产品的EMC设计与以抗扰度测试中出现的共模电流（共模干扰电流）的控制为基础分析产品的EMC设计两者得到的设计措施并不矛盾，这种不矛盾给简化产品设计时的EMC分析及风险评估提供了可能性。为了使产品设计时分析简单化，可以利用某一种测试（如电快速瞬变脉冲）与干扰的原理来分析产品设计的EMC性能。通过实践，证明这种思路是完全可行的，并取得了很好的效果。其分析的思路是：产品的设计，包括产品的架构、附加的金属平面和内部电路设计，能很好地避免共模电流流过产品内部电路或敏感电路，或在没有办法避免共模电流流过电路时，如何通过合理的设计方法（如滤波、旁路等）来避免共模电流对电路产生干扰。按照这种思路设计的产品，其内部电路受到的干扰也会比较小，当然测试通过的可能性也较高。接下去的几章将会讨论产品设计时如何避免共模电流流过产品内部电路或敏感电路，或在没有办法避免共模电流流过电路时，如何通过合理的方法（如滤波、旁路、PCB布局布线、串扰防止等）来避免共模电流对电路产生干扰。这是本书的核心之一，也是本书所描述的EMC分析方法的核心之一。

按照以上分析的思路，以下几点是值得在产品设计过程中或对产品进行设计评估时关注的，也是本书所要讨论的重点。

● 互连、连接器及其在产品中的机械位置；

● 接地点在产品中的选择位置和产品是否接地；

● 去耦、旁路电容在产品电路中的位置；

● 金属板对EMC的意义及其应用；

● PCB中地平面阻抗对EMC的意义及良好地平面的设计；

● PCB中的各类不同EMC属性的信号之间串扰分析与防止；

● 屏蔽电缆设计与屏蔽层的连接分析；

● 隔离与电路中各种地之间的互连方法；

● 产品中寄生参数（寄生电感和寄生电容）对共模电流路径和大小的影响；

● 如何在产品电路原理图设计之前分析产品机械架构的EMC性能；

● 如何实现普通电路原理图到EMC原理图的转换；

● 如何设计良好EMC特性的PCB。

4.1.5 产品机械架构EMC设计案例分析

以下是一个关于共模电流路径与产品抗干扰能力的案例，该案例也是对4.1.3节中所描述的一个有机械架构EMC设计问题的产品，在不改变机械架构（实际开发过程中再去改变产品的架构，通常会付出非常大的代价，花去更高的成本）的情况下，提出的又一改变共模电流路径的方法，即EMC解决方案。

【现象描述】

某产品的机械架构如图4-27所示。

在进行电源接口±2kV，信号接口±1kV的电快速瞬变脉冲群测试时发现，当P1、P2、P3同时接地时测试均不能通过，只有当P1接地时，电源接口的电快速瞬变脉冲群测试才可以通过，信号电缆1与信号电缆2测试均不能通过；当P1、P2接地P3不接地时，电源接口与信号电缆1（屏蔽电缆）的电快速瞬变脉冲群测试可以通过，但是信号电缆2（屏蔽电缆）的电快速瞬变脉冲群测试不能通过；当P1、P3接地P2不接地时，电源接口与信号电缆2的电快速瞬变脉冲群测试可以通过，但是信号电缆1的电快速瞬变脉冲群测试不能通过；当P1、P2、P3都接地时发现所有接口的电快速瞬变脉冲群测试都不能通过。其中P1、P2、P3通过PCB印制线、排针进行互连。

从以上结果看，没有一种接地方式可以让产品所有接口的电快速瞬变脉冲群测试都能通过。

【原因分析】

电快速瞬变脉冲群干扰具有极其丰富的谐波成分，其幅度较大的谐波频率至少可以达到1/πtr，即可以达到70MHz左右；同时，电源线、被测设备、信号线与参考接地板之间的寄生电容及被测设备接地点的位置，决定了电快速瞬变脉冲群的高频传输路径。因此，试验时电快速瞬变脉冲群干扰电流会以共模的形式注入电路的各个部位，如图4-28所示，对电路产生较大的影响。

对于本案例中的被测设备，在电快速瞬变脉冲群试验的进行中，整个试验的原理示意图如图4-29所示。

图中：

EFT：表示干扰源，测试时，干扰源分别施加在DC电源接口、信号电缆1上与信号电缆2上；

C1、C2是被测设备电源输入口的Y电容；

C3、C4是信号电缆对参考地的寄生电容；

P1、P2、P3分别是三个可以接地的接地点；

顶层PCB与底层PCB分别是这个被测设备中放置在上面的PCB和放置在下面的PCB，两板信号之间通过排针互连。

Z1～Zn表示信号排针的阻抗；

Zg1表示地排针的阻抗；

Zg2表示P2、P3之间互连PCB印制走线的阻抗。

根据电快速瞬变脉冲群干扰造成设备失效的机理，流过被测设备电路中的共模电流的大小直接决定了电快速瞬变脉冲群试验结果。图4-29中的箭头线表示试验时共模电流的流向，由此可见，在电快速瞬变脉冲群的干扰源的远端接地会促进电快速瞬变脉冲群共模电流流过被测设备内部电路，当共模电流流过内部电路时，电流流经的阻抗是决定干扰影响度的关键，如果阻抗较大，则会有较大的压降产生，即被测设备会受到较大的干扰，阻抗较小则反之。在本产品中，上、下板之间通过排针互连，显然高频下阻抗较大（一般一个PCB上的接插件有520VH的寄生电感；一个双列直插的24引脚集成电路插座引入4～18VH的寄生电感）。而且三个接地点之间也只是通过较窄的PCB走线互连，阻抗也较大。从这方面来说，该被测设备一方面需要单点接地来减小共模电流流过被测设备内部电路，另一方面，从阻抗分析及试验现象上看，三个接地点之间存在区别，或者说三个接地点之间存在较大的阻抗，这样就需要通过一定的方法来降低三个接地点之间的阻抗，以使共模电流流过时压降较小，这个对试验成功也是非常有利的。

为了减小交流阻抗，采用平面的方式，PCB中设置完整的地平面或电源平面，而且尽量减少过孔、缝隙等，也可以用金属架构件作为不完整地平面的补充，降低地平面阻抗。一般可以认为完整的、无过孔的正方形地平面上对边中点间的阻抗在100MHz频率时，约为3.7mΩ。在这种地平面下，对于TTL电路至少可以承受600A的脉冲电流（即600A电流流过时产生2.2V的压降），而电快速瞬变脉冲群测试仪器能产生的最大电流由于受其内阻的影响也只有80A（在输出电压为4kV时）；然而，实际应用中，地平面不可能没有过孔。当地平面中存在由过孔造成的缝隙、开槽时（见图4-30），1cm长的缝隙、开槽就会造成约1nH的寄生电感。

此时，当有80A电流流过时就会产生压降U：

U=|LdI/dt|=16V

式中 L—缝隙造成的电感，这里假设1cm长的缝隙就会造成1nH；

dI—快速瞬变脉冲造成的电流，这里假设最大为80A；

dt—快速瞬变脉冲造成的电流的上升沿时间这里假设为5ns。

16V显然对TTL电路来说是个非常危险的电压，此时必须通过接地、滤波、金属平面等方式来解决电快速瞬变干扰问题。可见具有完整地平面对提高抗干扰能力的重要性，尤其对于不接地的设备来讲，完整地平面显得更为重要。

【处理措施】

从以上的分析可以得出以下主要解决方式：

（1）将多个接地点改成单个接地点，即图4-27中的P2、P3仅接电缆的屏蔽层，取消试验和实际使用时接参考地的接地线，仅保留P1用来试验和实际使用时接地。

（2）用一块金属片将P1、P2、P3连接在一起，而且保证P1、P2、P3的任何两点间的长宽比小于3，即保证很低的阻抗，使注入电缆屏蔽层的共模干扰电流流向金属片最后流向大地，使产品内部的电路不受共模电流的影响。

经过以上两点改进后，再进行试验，测试通过，即电源接口通过电压等级为±2kV的EFT/B抗扰度测试，±信号接口通过电压等级为±1kV的EFT/B抗扰度测试。

【思考与启示】

（1）在高频的EMC范畴中，多点接地时各个接地点之间的等电位连接对EMC非常重要，确认等电位连接的可靠方式是确认任何两点间的导体连接部分长宽比小于3。

（2）相对于电快速瞬变脉冲群干扰源的远端接地对被测设备的抗干扰能力是不利的，这样必然促进干扰的共模电流流过电路的地平面。

（3）接地平面的完整不但对EMS有很重要的作用，同样对EMI也很重要。