2.6 电路的干扰承受能力分析

上一节举例说明了3.3V TTL电路的噪声承受能力，本节将对各种电路的噪声承受能力进行详细的说明。图2-55是数字电路信号传递的示意图。图2-55中，UO和UI分别代表逻辑电路的输出电平和输入电平。

要了解逻辑电平的内容，首先要知道以下几个概念的含义：

（1）输入高电平（UIH）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于UIH时，则认为输入电平为高电平。

（2）输入低电平（UIL）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于UIL时，则认为输入电平为低电平。

（3）输出高电平（UOH）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此UOH。

（4）输出低电平（UOL）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此UOL。

（5）阈值电平（UT）：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于UIL、UIH之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>UIH，输入低电平＜UIL，而如果输入电平在阈值上下，也就是UIL～UIH这个区域，电路的输出会处于不稳定状态。对于一般的逻辑电平，以上参数的关系为：UOH>UIH>UT>UIL>UOL。

（6）IOH：逻辑门输出为高电平时的负载电流（为拉电流）。

（7）IOL：逻辑门输出为低电平时的负载电流（为灌电流）。

（8）IIH：逻辑门输入为高电平时的电流（为灌电流）。

（9）IIL：逻辑门输入为低电平时的电流（为拉电流）。

常用的逻辑电平有：

● TTL(Transistor-Transistor Logic);

● CMOS(Complementary Metal Oxide Semiconductor);

● LVTTL(Low Voltage Transistor-Transistor Logic);

● LVCMOS(Low Voltage Complementary Metal Oxide Semiconductor);

● ECL(Emitter Coupled Logic);

● PECL(Pseudo/Positive ECL);

● LVPECL(Low Voltage PECL);

● GTL(Gunning Transceiver Logic);

● RS232;

● RS422;

● LVDS(Low Voltage Differential Signaling).

其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列、2.5V系列和1.8V系列。5V TTL和5V CMOS逻辑电平是通用的逻辑电平。3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。低电压的逻辑电平还有2.5V和1.8V两种。ECL/PECL和LVDS是差分输入/输出。RS 422/485和RS 232是串口的接口标准，RS 422/485是差分输入/输出，RS 232是单端输入/输出。5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，它们的输入/输出电平差别较大，在互连时要特别注意。

5V TTL器件的逻辑电平参数与输入/输出状态表如表2-22所示。

LVTTL逻辑电平标准的输入/输出电平与5V TTL逻辑电平标准的输入/输出电平很接近，从而给它们之间的互连带来了方便。LVTTL逻辑电平定义的工作电压范围是3.0～3.6V。LVTTL又分3.3V、2.5V以及更低电压的LVTTL（Low Voltage TTL）。

3.3V LVTTL器件的逻辑电平参数与输入/输出状态表如表2-23所示。

2.5V LVTTL器件的逻辑电平参数与输入/输出状态表如表2-24所示。

更低的LVTTL不常用，本书就不提了。它一般多用于处理器等高速芯片，使用时可以查看芯片手册。TTL使用注意：TTL电平一般过冲都会比较严重，可在始端串22Ω或33Ω电阻；TTL电平输入引脚悬空时内部认为是高电平，要下拉的话应用1kΩ以下电阻下拉。TTL输出不能驱动CMOS输入。

5V的TTL器件与3.3V的LVTTL器件的逻辑电平参数与输入/输出状态几乎一样，所以它们的噪声承受能力是一样的，也就是抗干扰能力相当。这其实也是3.3VTTL出现的原因，因为输出“高”状态门限UOHmin=2.4V与5V之间还有很大空闲，对改善噪声承受能力并没什么好处，又会白白增大系统功耗，还会影响速度。从2.5V的TTL器件与3.3V的LVTTL器件的逻辑电平参数与输入/输出状态的关系可以明显看出，3.3V的LVTTL器件具有更高的噪声承受能力，也就是具有较强的抗干扰能力。

5V CMOS器件的逻辑电平参数输入/输出状态表如表2-25所示。

当该器件的供电电压UCC=5V时，则有：

UOH ≥4.8V

UOL ≤0.5V

UIH ≥3.5V

UIL ≤1.5V

可见CMOS相对于TTL有了更大的噪声承受能力（但是输入阻抗远大于TTL输入阻抗，这使得器件更容易接收干扰）。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。

LVCMOS逻辑电平标准是从5V CMOS逻辑电平移植过来的，所以它的UIH、UIL、UOH、UOL与工作电压有关，LVCMOS逻辑电平定义的工作电压范围为2.7～3.6V。

3V供电时的LVCMOS器件的逻辑电平参数与输入/输出状态表如表2-26所示。

2.5V供电时的LVCMOS器件的逻辑电平参数与输入/输出状态表如表2-27所示。

从3.3V CMOS器件与2.5V CMOS器件的逻辑电平参数与输入/输出状态的关系可以明显看出，3.3V CMOS器件具有更高的噪声承受能力，也就是具有较强的抗干扰能力。另外，对于CMOS器件，CMOS结构内部寄生有可控硅结构，当输入/输入引脚电平高于UCC一定值（比如有些芯片是输入/输入引脚电平高于UCC的0.7V）时，电流足够大的话，可能引起闩锁效应，并可能导致芯片的烧毁。

ECL器件的逻辑电平参数与输入/输出状态表如表2-28所示。

ECL器件具有速度快、驱动能力强、噪声小等特点，很容易达到几百兆赫的应用，但是功耗大，需要负电源。为简化电源，出现了PECL（ECL结构，但用正电压供电）和LVPECL。

PECL器件的逻辑电平参数与输入/输出状态表如表2-29所示。

LVPELC器件的逻辑电平参数与输入/输出状态表如表2-30所示。

从PECL器件与LVPECL的CMOS器件的逻辑电平参数与输入/输出状态的关系可以明显看出，PECL的CMOS器件具有更高的噪声承受能力，也就是具有较强的抗干扰能力。

GTL器件类似CMOS器件，其输入接口为比较器结构，比较器一端接参考电平，另一端接输入信号，1.2V电源供电。GTL器件的逻辑电平参数与输入/输出状态表如表2-31所示。

PGTL/GTL+器件的逻辑电平参数与输入/输出状态表如表2-32所示。

笔者在本书上介绍这些常用的逻辑器件和电平，仅仅是为了让读者更好地了解不同电平器件的噪声承受能力。除了以上介绍的常用电平及逻辑器件，还有很多其他的电平及逻辑器件种类，限于篇幅，就不做介绍了。

以上讨论的噪声承受能力都是基于直流状态下的，即为静态噪声承受能力，但是干扰总是在交流或瞬态的情况下发生的，于是就产生了动态噪声承受能力的概念，它是一个与时间有关的函数，如图2-57所示。

从图2-57可以看出，逻辑器件的噪声承受能力随着干扰时间的增大而降低，并趋于一个常数。说明在一定范围内，干扰时间越短，器件的噪声承受能力（能承受的峰值电压）越大；干扰时间越长，器件的噪声承受能力越小。对于瞬态干扰来说，干扰时间也意味着干扰信号的频率。图2-59 TTL电路噪声承受能力实测曲线是在图2-58 TTL7400噪声承受能力试验原理图所示原理配置的情况下得到的关于TTL 7400与非门噪声承受能力（敏感度）试验曲线。试验中DC偏置电压分别在DC0.4V和DC2.4V，通过去耦电路（去耦电路是为了放置RF干扰信号向DC偏置电压源方向传输）供给TTL 7400的输入端，不同频率的干扰通过耦合电容注入，逐渐增加干扰电压幅度，至与非门输出电平翻转为止，记录所注入的RF干扰电压和频率。