第3章 Qsys系统创建

3.1 Qsys系统概述

在正式开始本章之前，建议大家使用“勇敢的芯”FPGA开发板完成逻辑设计部分的学习，并且初步掌握了FPGA逻辑设计。在这个学习过程中，假定大家已经掌握了逻辑设计的一些基本技能，尤其是Quartus Ⅱ工具的基本使用。

如图3.1所示，在这个Qsys嵌入式系统平台上，除了“万众瞩目”的32位处理器Nios Ⅱ外，还有一些常用的标准外设（已经出现在Qsys的组件库中，供直接加载使用），如Clock组件、片上RAM、UART外设、JTAG UART外设、Timer外设、System ID外设、PIO外设（作为输出的蜂鸣器PIO和作为输入的拨码开关PIO）；当然了，还有一些自定义的非标准外设（Qsys的自带组件库中没有的，自己动手创建的组件），如ADC控制器、DAC控制器、RTC控制器（实时时钟）、超声波测距控制器、数码管控制器和4×4矩阵按键控制器。

图3.1 Qsys系统框图

有了包含“勇敢的芯”FPGA开发板上各种外设控制的组件，接下来的事情就可以统统交给Nios Ⅱ处理器，控制这些外设组合便可玩转自己的应用。