3.7 LVDS应用设计

3.7.1 LVDS简介

LVDS（Low Voltage Differential Signaling）是一种低摆幅的差分信号技术，它使信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。

减少供电电压和逻辑电压摆幅的一个极好实例就是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖特定的供电电压，因此它很容易迁移到低压供电的系统中，且性能不变。作为比较，ECL 和PECL技术依赖供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上的电压值（VCC）而定。而GLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅如图3-42所示。

LVDS在两个标准中定义。IEEE P1596.3（1996 年3 月通过），主要面向SCI（Scalable Coherent Interface），定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644（1995年11月通过），主要定义了LVDS的电特性，并建议了655 Mbps的最大速率和1.823 Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使LVDS在计算机、通信设备、消费电子等方面到了广泛应用。

图3-43给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对及匹配电阻。LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5 mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mA的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器,这就提高了PCB的效能，减少了成本。

不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（（100 ± 20）Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDS 驱动器能以超过155.5 Mbps的速度驱动双绞线对，距离超过10 m。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗，并减少传输媒质和接口数，降低设备复杂性。

LVDS接收器可以承受± 1V的驱动器与接收器地的电压变化。LVDS驱动器典型的偏置电压为+1.2V。地的电压变化、驱动器偏置电压及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压，其范围是+0.2 ～ +2.2V。因此，建议接收器的输入电压范围为0 ～ +2.4V。

3.7.2 LVDS系统设计

LVDS系统设计要求设计者应具备超高速单板的设计经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。

1. PCB

（1）至少使用4层PCB（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层。

（2）使TTL信号和LVDS 信号相互隔离，否则TTL 可能会耦合到LVDS 线上，最好将TTL信号和LVDS信号放在由电源/地层隔离的不同层上。

（3）使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端。

（4）使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源/地层引脚放置。

（5）电源层和地层应使用粗线，不要使用50Ω布线规则。

（6）保持PCB地线层返回路径宽而短。

（7）应该使用利用地层返回铜线的电缆连接两个系统的地层。

（8）使用多过孔（至少两个）连接电源层（线）和地层（线），表面贴电容可以直接焊接到过孔焊盘以减少线头。

2. 板上导线

（1）微波传输线（microstrip）和带状线（stripline）都有较好的性能。

（2）微波传输线的优点：一般有更高的差分阻抗，不需要额外的过孔。

（3）带状线在信号间提供了更好的屏蔽。

3. 差分线

（1）使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线在离开集成芯片后立刻尽可能地相互靠近（距离小于10 mm），这样能减少反射并确保耦合到的噪声为共模噪声。

（2）使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射。

（3）不要仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离。

（4）尽量减少过孔和其他会引起线路不连续性的因素。

（5）避免使用导致阻值不连续性的90°走线，用圆弧或45°折线来代替。

（6）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制电路板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。

4. 终端

（1）使用终端电阻实现对差分传输线的最大匹配，阻值一般为90 ～130 Ω，系统也需要此终端电阻来产生正常工作的差分电压。

（2）最好将精度为1%～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声。

5. 未使用的引脚

所有未使用的LVDS接收器输入引脚悬空，所有未使用的LVDS和TTL输出引脚悬空,将未使用的TTL发送/驱动器输入和控制/使能引脚接电源或地。

6. 媒质（电缆和连接器）选择

（1）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性。

（2）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好。

（3）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m与10m之间时，CAT 3（Categiory 3）双绞线对电缆效果好，便宜并且容易买到；距离大于10m且要求高速率时，建议使用CAT 5双绞线对。

7. 在噪声环境中提高可靠性设计

LVDS接收器在内部提供了可靠性电路，用以保护在接收器输入悬空、接收器输入短路及接收器输入匹配等情况下可靠输出。但是，当驱动器三态或接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下,电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性电路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3-44所示。图中R1、R3是可选的外接电阻，用来提高噪声容限，R2≈100 Ω。当然，如果使用内嵌在芯片中的LVDS收发器，由于一般都有控制收发器是否工作的机制，因而这种悬置不会影响系统。