1.4 集成电路技术的发展和硅材料的关系

集成电路的产业化生产要求不断地提高集成电路管芯的性能价格比指标，其主要途径之一就是在保障硅单晶综合质量参数的前提下，向增大晶圆片直径和缩小器件图形特征尺寸的方向发展。自 20 世纪 90 年代末期至今的近 10 年期间，集成电路的器件图形特征尺寸由0.35 μm降至0.13μm，而硅晶体晶圆直径却增加了近一倍。集成电路不仅对硅圆片的几何尺寸和表面加工质量提出了要求，而且也对单晶硅的内在质量提出了要求。高密度集成电路要求严格控制单晶硅中杂质和缺陷的浓度与分布，以及杂质和缺陷在随后的热加工过程中的动力学行为。

下面具体讨论当前硅集成电路工艺技术发展的特点及其与硅单晶材料的关系。

1．集成电路的特征尺寸逐渐缩小，芯片的面积逐渐增大

为了追求芯片的高集成度、高性能和低成本，这个发展趋势还在继续。这将对作为集成电路制造基础的硅单晶材料的制备工业产生以下影响。

（1）晶体微缺陷对芯片的影响增大

微缺陷是泛指单晶体中线度为微米级的各种微小的晶体结构缺陷，如氧化层错、外延层错、杂质沉积团、失配位错等。当管芯面积增大时，器件图形与微缺陷相交的机会将增加。根据二项式分布法计算管芯含有缺陷的概率，可以写出管芯合格率的泊松分布表达式，如下：

式中，Y为管芯合格率，即管芯不含缺陷的概率；D0为硅片缺陷面密度的平均值；A为芯片面积。

式（1-1）表示随着芯片面积的增大将导致芯片的合格率急剧下降。当然也应指出，该式没有考虑硅片中缺陷的分布因素，根据该式计算的合格率比实际合格率要高。但是对于特征尺寸较小的电路来说，由于芯片上器件图形的线条宽度与微缺陷的线度相近，所以与微缺陷相遇后受到的影响也较大，因此超大规模集成电路对于控制衬底材料中微缺陷的要求是很严格的。

（2）器件参数与单晶硅中杂质分布、缺陷密度、分布特点、电活性等参量的关系

器件的特征尺寸逐步缩小，而衬底材料中的缺陷密度和电活性并不能按比例缩小。为了减小PN结寄生电容和MOS器件阈值电压的衬底偏置效应，集成电路大都将倾向于使用较高电阻率的衬底材料。为此，将更加重视单晶硅电阻率的提高和杂质分布的均匀性。对于各种可能引起电阻率微小变化的因素，如由于杂质分凝而引起的局部杂质变化、氧空位施主作用等都应当受到严格控制。

2．降低生产成本，提高硅晶圆片的直径

目前，国外集成电路产业普遍采用直径为100～150mm的硅圆片，并且正在积极开发圆片直径为200～250mm的集成电路工艺流水线。在我国，75mm硅圆片的线性集成电路也已进入工业化生产阶段。

大直径单晶的生长及其加工存在以下问题。

（1）硅材料电性能参数的径向均匀性问题

在大直径单晶生长过程中，结晶前沿受熔硅波动的影响较难保持稳定。局部生长速度的瞬态起伏所引起的杂质分凝效应将使杂质浓度呈现条纹状的波动分布，从而使硅片电阻率分布出现相应的变化。图1-16所示为半导体硅材料中磷和硼杂质的浓度分布与电阻率之间的关系。

（2）硅片平整度问题

大直径硅片在应力作用下容易翘曲。翘曲的程度可以用翘度来表示。硅片上某点的翘度为该点偏离平衡点位置的距离，可以利用材料力学的相关理论来分析、计算硅片上某点的翘度。显然，硅圆片直径增大的趋势和特征尺寸缩小的趋势是平行的。在这种形势下材料加工技术面临的任务是在增大硅圆片直径的同时保证更好的参数均匀性和更好的表面平整度。对于 VLSI 来说，由于离子注入工艺的应用，器件制造中的掺杂过程已经可以精确控制（浓度偏差可以控制在5%范围以内）。在这种情况下，必须对原始硅片中杂质浓度分布的均匀性提出相应的要求，才能保证器件参数的可控制性和良好的重复性。同时，为了保证光刻图形的质量，在整个硅圆片的光刻过程中，曝光表面都应当在光学系统的焦平面上，因此要求硅圆片的表面平整度与电路设计规则相匹配也是十分重要的。

3．集成电路的器件结构越来越趋向硅圆片的浅表层

设计 VLSI 的按比例缩小原则要求器件的纵向尺寸随器件的特征尺寸一起缩小，因为只有这样才能减小PN结的侧壁电容，从而保证器件具有较高的工作频率或工作速度。假设考虑对象是直径为100mm，厚度为520μm的硅圆片。如图1-17所示[6]，从功能上看，将它分为4层。第1层为器件结构层，约1μm厚；第2层为功能延展层，约20μm厚；第3层为结构支撑层，约490μm厚；第4层为硅片背面的加工损伤层，厚度因加工方法而异，通常约为数微米。在这4层中，对器件性能影响最大的是第1层，其次是第2层，作为硅晶圆片主体部分的结构支撑层对器件性能没有直接影响。

因此，集成电路对以上各层晶体的完整性要求也不相同。由于器件结构趋向硅圆片浅表层，则器件性能对硅片表面的加工质量及界面性质更加敏感，对表面加工质量的要求也就更加严格。表面加工过程中引入的损伤和粘污在以后的热加工（如热氧化）过程中常常转化为氧化层错或其他诱生缺陷。这些缺陷主要分布在器件结构层，因此影响较大。而结构支撑层和硅片背面受到控制的缺陷或损伤不仅是允许的，而且还可以用于吸除器件结构层中的有害杂质和微缺陷。

4．现代集成电路应采取尽可能低的加工温度来完成管芯的制造[7]

随着集成电路芯片纵向结构尺寸的逐渐减小，杂质的纵向浓度梯度变得更陡。为了防止因杂质原子的扩散引起结构的退化，在集成电路制造过程中应尽量降低加工温度。另一方面，高温会加速缺陷的产生和重构，因此为了抑制硅片中工艺诱生缺陷的产生，也应当尽可能使用低温工艺。低温工艺还有助于防止来自于粘污源的重金属杂质原子向硅片内部扩散，有利于减小硅圆片内部的热应力。一切为了控制和改善材料性质而采取的预处理和后处理工艺（如硅单晶晶锭的热处理工艺和硅晶圆片的杂质吸除工艺等）都必须考虑到与器件的低温工艺相兼容。

5．多层薄膜结构

为了追求集成电路的高集成度和高性能，提高内部元器件互连的灵活性，在集成电路的制造过程中，金属和介质薄膜淀积的层次越来越多。多层布线工艺和金属硅化合物工艺都要采用多层薄膜结构。处理这种多层异质结构必须考虑以下几个问题：

① 为防止薄膜龟裂和硅片翘曲，必须考虑不同材料之间的热膨胀系数匹配问题；

② 为保持结构的稳定性和可靠性，要防止高温条件下层与层之间的质量迁移，必须考虑有关材料间的相平衡特点；

③ 必须考虑薄膜材料与硅晶圆表面亲和度的影响。

除上述热匹配问题外，薄膜材料中的原子扩散到硅片中可能参与微缺陷的动力学进程，并可能影响载流子的扩散行为。因此在进行芯片结构设计时，必须将它作为一个统一的多元系统来考虑。

6．单晶材料的检测分析方法和测试工具

集成电路的以上特点和发展方向不但对硅单晶的制备和加工提出了具体要求，而且对单晶材料的检测分析方法和测试工具也提出了更高的要求。

为了满足微区定量分析的要求，迫切需要开发出具有高灵敏度及高分辨率、可与集成电路设计规则相适应的分析仪器。目前，能谱分析和质谱分析技术存在着灵敏度和分辨率之间的矛盾。因此，为了解释一种实验现象，常常要同时使用几种方法，并将获得的结果和数据互相对照和补充，以确定更为符合实际的数据。