1.4.1 CMOS集成电容

在现代的模拟CMOS电路中，电容器被证明是必不可少的。在模拟设计中至关重要的几个电容器参数为：非线性（与电压有关）、对衬底的寄生电容、串联电阻和每单位面积电容（密度）。

适用于模拟电路又和CMOS工艺兼容的制造电容的方法有三种，如图1.28所示。这些结构基于的想法就是在两个悬浮导电层之间生长或者淀积一层相对比较薄的氧化层，从而形成一个下极板寄生电容适中（大约为10% ～20%）的高密度的电容器。

第一种电容称为MOS电容，是在单晶硅上面做一导电层（金属或多晶硅），中间由介质（二氧化硅层）将它们隔开。为了降低电压系数，需要对下极板进行与源、漏类似的重掺杂。图1.28（a）就是一种用多晶硅做上导电极板的电容，这种电容器的电容值与栅氧的厚度成反比，其单位面积的电容值较高，匹配性能好，但是对衬底有着显著的寄生电容。这种电容在0.8μm CMOS工艺下的典型值在表1.2给出。

第二种方法是由两个导电层（金属或多晶硅）构成，由介质将其隔开。通常这种电容是两层多晶硅，中间由二氧化硅隔开，如图1.28（b）所示。可见，做这种电容需要两次多晶硅工艺，它比单层多晶硅工艺要增加几道工艺才能完成。这种电容的寄生电容几乎与电压无关，可以很好的满足上述几个电容器参数，其单位电容典型值为0.3～0.4fF/□，由于其二氧化硅介质的厚度比栅氧厚度大一些，因此数值较小。这种电容在0.8μm CMOS工艺下的典型值在表1.2中给出。

表1.2 0.8μmCMOS工艺下无源元件的特性总结

第三种类型的电容器如图1.28（c）所示。这种电容器通过在n沟道晶体管下制作一个n阱来实现。结构与1.28（a）图相似，只是其下极板（n阱）有较高的电阻率。因此，这种电容不适合在对电压系数要求较严格的情况下使用。尽管如此，这种电容器还是经常被用于一端接地的情况下。这种电容器的优点是单位面积的电容值很高，匹配性能好，对所有的CMOS工艺兼容。

集成电路电容的数值由下式给出

εox是二氧化硅的介电常数（约3．45 × 10-5 pF/pF/μm），tox是氧化层的厚度，A是电容的面积。从式（1.55）看出，电容的值与面积A及氧化层厚度tox有关。因此，两个电容比值精度的误差是由面积的比或氧化层厚度之比的误差造成的。如果误差是由于氧化层厚度的均匀度线性变化造成的，那么采用公用重心的几何图形结构可以避免这种影响。与面积有关的误差是因为不能精确确定集成电路上电容的尺寸造成的。影响误差的因素包括制版、构成电容极板材料的非均匀腐蚀和其他因素。

图1.28 MOS电容器

集成电容的电压系数是负的，根据电容极板上掺杂的浓度不同，它的范围在-10～-200ppm/V之间。这些电容的温度系数在20～50ppm/℃范围内。当我们研究相同衬底上的两个电容的比值时，我们注意到，由于温度引起的电容绝对值的变化可互相抵消。因此，温度的变化对电容匹配的精度影响较小。当电容工作在数据取样电路中，在不同电压作用下，如果电压系数较大，那么其影响是严重的。

与图1.28电容有关的寄生电容是模拟数据取样电路的主要误差来源。电容的上面一层叫上极板，下面的板叫下极板。和电容上极板有关的寄生电容主要是连接电容的互连线引起的，下极板的寄生电容是由下极板和衬底间的电容形成。对多晶硅-氧化层-多晶硅电容，其寄生电容是多晶硅-氧化层-硅电容，它的大小为正式电容的十分之一。对多晶硅-氧化层-硅电容，下极板的寄

生电容是一个耗尽电容，它介于注入沟道和衬底之间，其数值和正式电容为同一数量级。图1.29是一个通用电容和其上、下极板的寄生电容。这些寄生电容的大小和电容的尺寸、图形形状、工艺等参数有关，这种寄生电容通常是不可避免的。

图1.29 包含上下极板寄生电容的集成电容模型