1.3 集成电路制造途径

国内近几年建立的Foundry（代工）厂家和转向为代工的厂家有：无锡上华，拥有0.6/0.5μm CMOS工艺和4μm BiCMOS工艺；上海先进半导体公司，拥有1μm CMOS工艺；首钢NEC，拥有1.2/0.8μm CMOS工艺；上海华虹NEC，拥有0.35μm CMOS工艺；上海中芯国际，拥有8英寸晶圆0.25/0.18μm CMOS工艺。国内在建、筹建的代工厂家有：宏力8英寸晶圆0.25/0.18μm CMOS工艺，华虹NEC的8英寸晶圆0.25μm CMOS工艺，台积电（TSMC）在松江筹建的8英寸晶圆0.18μm CMOS工艺，联华（UMC）在苏州筹建的8英寸晶圆0.18μm CMOS工艺，等等。

表1.3所示为境外主要代工厂家所在的地区和其主导工艺。

表1.3 境外主要代工厂家所在的地区和其主导（特有）工艺

上述集成电路无生产线设计与代工制造的F&F（Fabless and Foundry）模式体现着分工合作的现代大生产潮流。但是，要采用这种模式开展集成电路设计人才培养、技术研究和小规模创业，仍有一系列问题需要解决。首先，F&F模式是一条很长的技术和管理的链，链中存在着各种环节。同时，如上所述，无生产线IC设计与代工制造之间需要建立信息流和物流的渠道。要连通技术和管理的所有环节，要开辟信息流和物流的全部渠道，需要投入巨大的人力、物力和财力。这无疑不是每一个教育和研究单位，或一个中小公司所能够和值得去做的。

因此，工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，已经取得成效。其做法是，由政府有关部门资助；由一至几所大学或研究所作为龙头单位，负责人员培训、技术指导、版图汇总、组织芯片的工艺实现、性能测试和封装；各大学微电子学科的教师、本科生和研究生，研究机构的课题组及中小电子企业作为工程直接受益群体，以自愿的形式参加，按占用芯片面积支付芯片制造费，并支付必要的人员培训、芯片测试与封装等费用；工艺实现单位按协议参加芯片工程，从芯片制造和日后的批量生产中得到利益；电路设计自动化软件提供单位按协议参加芯片工程，优惠提供软件产品，通过扩大产品销量和开辟潜在市场得到利益。

在这样的芯片工程中，除了IC设计工具代购和人才培训之外，芯片工程组织单位的一项重要任务，就是开展多项目晶圆MPW（Multi-Project Wafer）技术服务。

MPW技术最初是集成电路研发机构为降低芯片开发成本而引入的芯片制造技术。我们知道，现在国际上主流的硅片直径为8英寸。如果在同一硅片上只试制一种集成电路，这样芯片研发的成本可能就非常高。例如，单纯制作0.35μm CMOS工艺的一套掩模就需要支付数万美元，一次流片又要支付上万美元。如果将5～10万美元的费用仅用于一种芯片的试制，如果不是一次流片成功，那费用和风险就太高了，不要说一个学校或研究所的研究课题，就是一个大型公司的项目，都难以承担。如图1.8所示，MPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（Macro-Chip）上，然后以步进的方式排列到一到多个晶圆上。这样可使昂贵的制版和硅片加工费用由几十种芯片分担。如果同时加工50种芯片，则每种芯片的制造费用就大约减少到单独制造时的1/50，从而极大地降低了芯片研制成本。事实上，在一个晶圆上还可以通过变换版图数据交替地布置多种宏芯片。

图1.8 芯片、宏芯片和以宏芯片为单元步进构成的多项目晶圆