2.2 真题精解
2.2.1 真题练习
1)为实现程序指令的顺序执行,CPU中______的值将自动加1。
A.指令寄存器(Instruction Register,IR)
B.程序计数器(Program Counter,PC)
C.地址寄存器(Address Register,AR)
D.指令译码器(Instruction Decoder,ID)
2)某系统由3个部件构成,每个部件的千小时可靠度都为R,该系统的千小时可靠度为[1-(1-R)2]R,则该系统的构成方式是______。
A.3个部件串联
B.3个部件并联
C.前两个部件并联后与第三个部件串联
D.第一个部件与后两个部件并联构成的子系统串联
3)以下关于计算机系统中断概念的叙述中,正确的是______。
A.设备提出的中断请求和电源掉电都是可屏蔽中断
B.由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断
C.由I/O设备提出的中断请求是可屏蔽中断,电源掉电是不可屏蔽中断
D.由I/O设备提出的中断请求是不可屏蔽中断,电源掉电是可屏蔽中断
4)计算机指令一般包括操作码和地址码两部分,为分析执行一条指令,其______。
A.操作码应存入指令寄存器(IR),地址码应存入程序计数器(PC)
B.操作码应存入程序计数器(PC),地址码应存入指令寄存器(IR)
C.操作码和地址码都应存入指令寄存器(IR)
D.操作码和地址码都应存入程序计数器(PC)
5)关于64位和32位微处理器,不能以2倍关系描述的是______。
A.通用寄存器的位数
B.数据总线的宽度
C.运算速度
D.能同时进行运算的位数
6)在输入/输出控制方法中,采用______可以使得设备与主存间的数据块传送无须CPU干预。
A.程序控制输入/输出
B.中断
C.DMA
D.总线控制
7)若内存容量为4GB,字长为32位,则______。
A.地址总线和数据总线的宽度都为32位
B.地址总线的宽度为30位,数据总线的宽度为32位
C.地址总线的宽度为30位,数据总线的宽度为8位
D.地址总线的宽度为32位,数据总线的宽度为8位
8)设用2K×4位的存储器芯片组成16K×8位的存储器(地址单元为0000H~3FFFH,每个芯片的地址空间连续),则地址单元0B1FH所在芯片的最小地址编号为______。
A.0000H
B.0800H
C.2000H
D.2800
9)编写汇编语言程序时,下列寄存器中程序员可访问的是______。
A.程序计数器(PC)
B.指令寄存器(IR)
C.存储器数据寄存器(Memory Data Register,MDR)
D.存储器地址寄存器(Memory Address Register,MAR)
10)正常情况下,操作系统对保存有大量有用数据的硬盘进行______操作时,不会清除有用数据。
A.磁盘分区和格式化
B.磁盘格式化和碎片整理
C.磁盘清理和碎片整理
D.磁盘分区和磁盘清理
11)在CPU中,用于跟踪指令地址的寄存器是______。
A.地址寄存器(MAR)
B.数据寄存器(MDR)
C.程序计数器(PC)
D.指令寄存器(IR)
12)指令系统中采用不同寻址方式的目的是______。
A.提高从内存获取数据的速度
B.提高从外存获取数据的速度
C.降低操作码的译码难度
D.扩大寻址空间并提高编程的灵活性
13)在计算机系统中采用总线结构,便于实现系统的积木化构造,同时可以______。
A.提高数据传输速度
B.提高数据传输量
C.减少信息传输线的数量
D.减少指令系统的复杂性
14)若某条无条件转移汇编指令采用直接寻址,则该指令的功能是将指令中的地址码送入______。
A.程序计数器(PC)
B.地址寄存器(AR)
C.累加器(AC)
D.算术逻辑运算单元(ALU)
15)若某计算机系统的I/O接口与主存采用统一编址,则输入/输出操作是通过______指令来完成的。
A.控制
B.中断
C.输入/输出
D.访存
16)总线复用方式可以______。
A.提高总线的传输带宽
B.增加总线的功能
C.减少总线中信号线的数量
D.提高CPU利用率
17)在CPU的寄存器中,______对用户是完全透明的。
A.程序计数器
B.指令寄存器
C.状态寄存器
D.通用寄存器
18)CPU中译码器的主要作用是进行______。
A.地址译码
B.指令译码
C.数据译码
D.选择多路数据至ALU
19)位于CPU与主存之间的高速缓冲存储器(Cache)用于存放部分主存数据的拷贝,主存地址与Cache地址之间的转换工作由______完成。
A.硬件
B.软件
C.用户
D.程序员
20)内存单元按字节编址,地址0000A000H~0000BFFFH共有______个存储单元。
A.8192K
B.1024K
C.13K
D.8K
21)相联存储器按______访问。
A.地址
B.先入后出的方式
C.内容
D.先入先出的方式
22)若CPU要执行的指令为MOV R1,#45(即将数值45传送到寄存器R1中),则该指令中采用的寻址方式为______。
A.直接寻址和立即寻址
B.寄存器寻址和立即寻址
C.相对寻址和直接寻址
D.寄存器间接寻址和直接寻址
23)一条指令的执行过程可以分解为取指、分析和执行三步,在取指时间t取ft=3△t、分析时间t分析=2△t、执行时间t执行=4△t的情况下,若按串行方式执行,则10条指令全部执行完需要①△t。若按照流水方式执行,则执行完10条指令需要②△t。
①A.40
B.70
C.90
D.100
②A.20
B.30
C.40
D.45
24)在CPU中,______不仅要保证指令的正确执行,还要能够处理异常事件。
A.运算器
B.控制器
C.寄存器组
D.内部总线
25)______不属于按寻址方式划分的一类存储器。
A.随机存储器
B.顺序存储器
C.相联存储器
D.直接存储器
26)在I/O设备与主机间进行数据传输时,CPU只需在开始和结束时进行少量处理,而无须干预数据传送过程的______方式。
A.中断
B.程序查询
C.无条件传送
D.直接存储器存取
27)______不属于系统总线。
A.ISA
B.EISA
C.SCSI
D.PCI
28)常用的虚拟存储器由______两级存储器组成。
A.主存-辅存
B.主存-网盘
C.Cache-主存
D.Cache-硬盘
29)中断向量可提供______。
A.I/O设备的端口地址
B.所传送数据的起始地址
C.中断服务程序的入口地址
D.主程序的断点地址
30)为了便于实现多级中断嵌套,使用______来保护断点和现场最有效。
A.ROM
B.中断向量表
C.通用寄存器
D.堆栈
31)DMA工作方式下,在______之间建立了直接的数据通路。
A.CPU与外设
B.CPU与主存
C.主存与外设
D.外设与外设
32)地址编号从80000H到BFFFFH且按字节编址的内存容量为①KB。若用16K×4b的存储器芯片构成该内存,共需②片。
①A.128
B.256
C.512
D.1024
②A.8
B.16
C.32
D.64
33)指令寄存器的位数取决于______。
A.存储器的容量 B.指令字长
C.数据总线的宽度
D.地址总线的宽度
34)某指令流水线由4段组成,各段所需要的时间如图2-9所示。连续输入8条指令时的吞吐率(单位时间内流水线所完成的任务数或输出的结果数)为______。
图2-9 流水线示意图
A.8/56△t
B.8/32△t
C.8/28△t
D.8/24△t
35)______不是RISC的特点。
A.指令种类丰富
B.高效的流水线操作
C.寻址方式较少
D.硬布线控制
36)若某计算机字长为32位,内存容量为2GB,按字编址,则可寻址范围为______。
A.1024MB
B.1GB
C.512MB
D.2GB
37)在CPU中,常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是______。
A.程序计数器
B.状态寄存器
C.通用寄存器
D.累加寄存器
38)通常可以将计算机系统中执行一条指令的过程分为取指令、分析和执行指令3步。若取指令时间为4△t,分析时间为2△t,执行时间为3△t,按顺序方式从头到尾执行完600条指令所需的时间为①△t;若按照执行第i条,分析第i+1条,读取第i+2条重叠的流水线方式执行指令,则从头到尾执行完600条指令所需时间为②△t。
①A.2400
B.3000
C.3600
D.5400
②A.2400
B.2405
C.3000
D.3009
39)三总线结构的计算机总线系统由______组成。
A.CPU总线、内存总线和I/O总线
B.数据总线、地址总线和控制总线
C.系统总线、内部总线和外部总线
D.串行总线、并行总线和PCI总线
40)计算机采用分级存储体系的主要目的是解决______问题。
A.主存容量不足
B.存储器读写可靠性
C.外设访问效率
D.存储容量、成本和速度之间的矛盾
41)以下关于RISC和CISC的叙述中,不正确的是______。
A.RISC通常比CISC的指令系统更复杂
B.RISC通常比CISC配置更多的寄存器
C.RISC编译器的子程序库通常比CISC编译器的子程序库大得多
D.RISC比CISC更加适合VLSI工艺的规整性要求
42)Flynn分类法基于信息流特征将计算机分成4类,其中______只有理论意义而无实例。
A.SISD
B.MISD
C.SIMD
D.MIMD
43)Cache的地址映射方式中,发生块冲突次数最少的是______。
A.全相联映射
B.组相联映射
C.直接映射
D.无法确定