2.2 Verilog HDL的基本语法