5.5.3 积分判决模块的Verilog HDL实现