前言

进入21世纪以来，互补金属氧化物半导体（Complementary Metal Oxide Semiconductor, CMOS）工艺仍是模拟、逻辑集成电路的主流工艺，并突破摩尔定律，向着纳米级继续发展。作为集成电路最为经典的设计形式，CMOS模拟电路在当今快速发展的技术革新中依然占据着不可动摇的地位。而其中的模拟集成电路版图设计与验证，又是从电路设计到物理实现的关键环节。

与数字集成电路版图的设计主要依据工具实现不同，模拟集成电路版图的设计主要依靠设计者手动实现，设计者的技术水平和产业经验都是决定一款芯片成败的关键因素。因此本书依托版图设计工具Cadence Virtuoso 617和物理验证工具SIEMENS Calibre，从模拟集成电路版图的基本概念、方法入手，通过运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等典型模拟集成电路版图的设计实例，向读者介绍模拟集成电路版图设计的理论基础和实用设计方法，以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。

本书内容详尽丰富，具有较强的理论性和实践性，主要分为4部分，共10章内容：

第1章首先介绍目前快速发展的先进集成电路器件的理论知识，包括纳米级FinFET（鳍式场效应晶体管）和FD-SOI（平面全耗尽绝缘衬底上硅）MOSFET的特点和物理特性。同时对模拟集成电路中的gm/ID设计方法进行详细分析。

第2章重点讨论CMOS模拟集成电路设计的基本流程、版图定义，之后分小节讨论CMOS模拟集成电路版图的概念、设计和验证流程、布局和布线准则，以及通用的设计规则。

第3～6章分章节详细介绍了版图设计工具Cadence Virtuoso 617、物理验证工具SIEMENS Calibre、DRC/LVS规则定义、修改法则，以及完整的CMOS模拟集成电路版图设计、验证流程。

第7～9章，介绍运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等基本模拟电路版图规划、布局以及设计的基本方法。

第10章对SIEMENS Calibre中LVS验证的常见问题进行了归纳和总结，希望帮助读者快速掌握版图验证的基本分析技巧。

本书由厦门理工学院微电子学院陈铖颖老师主持编写，中国电子科技集团公司第四十七研究所高级工程师范军和辽宁大学物理学院尹飞飞老师、北京中电华大电子设计有限责任公司工程师王鑫一同参与编写。其中，陈铖颖编写了第1、2、6、7、8、10章，范军编写了第3、4章，尹飞飞编写了第9章，王鑫编写了第5章。另外，厦门理工学院微电子学院左石凯、蔡艺军、黄新栋、林峰诸位老师在查找资料、文档整理、文稿审校方面付出的辛勤劳动，正是有了大家的共同努力，才使本书得以顺利完成，在此向各位表示感谢。

本书受到国家自然科学基金项目（61704143）、厦门市青年创新基金项目（3502Z20206074）、福建省教育科学“十三五”规划课题（FJJKCG20-011）、福建省新工科研究与改革实践项目的资助。

由于本书涉及器件、电路、版图设计等多个方面，以及受时间和编者水平限制，书中难免存在不足和局限，恳请读者批评指正。

编者

2021年6月