2.7.3 工艺制程
图2-13所示的N-Well CMOS（C）芯片结构采用确定的制造技术来实现。它由工艺规范确定的各个基本工序、相互关联及将其按一定顺序组合而构成。为实现此制程，在 N-Well CMOS（A）制程中，消去与引入部分基本工艺，不仅增加了制造工艺，技术难度增大，使芯片结构发生了明显的变化，而且改变了其制程，从而实现了N-Well CMOS（C）制程。
由多次氧化、光刻、杂质扩散、离子注入、薄膜淀积及溅射金属等各个基本工序构成芯片制程，形成了以下元器件及其杂质层、介质层和互连金属层。
（1）电路芯片中的各个元器件：NMOS、PMOS、Poly电阻和Cf场区电容、N-Well电阻和Cs衬底电容等。
（2）这些电路元器件所需要的精确控制的硅中的杂质层：N-Well、PF、沟道掺杂、CN+、N+Poly、N-Poly、SN-、N+、P+等。
（3）集成电路所需要的介质层：F-Ox、G-Ox、Si3N4/Poly-Ox、BPSG、TEOS等。
（4）将这些电路元器件连接起来形成集成电路的金属层：AlSiCu。
当这些工序都按工艺规范完成，每个晶圆上就做成了很多集成电路芯片。
应用计算机，依据N-Well CMOS（C）芯片制造工艺中的各个工序的先后次序，把各个工序互相连接起来，可以得到制程。它由各个工序所组成，而工序则由各个工步来实现。根据设计电路的电气特性要求，选择工艺序号和工艺规范号，以便得到所需要的参数。
根据图2-13芯片结构和制造工艺的各个工序，使用芯片结构技术，利用计算机和相应的软件，描绘出对应每道工序的剖面结构，从而得到芯片制造的各个工序结构。芯片制程由上述各个工序所组成，从而确定出N-Well CMOS（C）制程剖面结构，图2-14为其示意图。根据制程中的各个工序可以描绘出能反映每次光刻显影或刻蚀的相对应的平面结构。每道工序的平面/剖面结构或制程完成后的芯片结构都能直观地显示出制程中芯片表面、内部元器件及互连的形成过程和结构的变化。
N-Well CMOS（C）制程主要特点如下所述。
（1）双层 Poly。第一层 Poly1用作 MOS硅栅和电容下极板，第二层 Poly2用作高阻值Poly电阻和电容上极板，它们都制作在场区上。
（2）重掺杂Poly。重掺杂Poly1和 Poly2可以在不同层用于布线。
（3）场区 MOS电容。电容不放在有源区衬底上，而是放在场区上，上下电极被场区氧化层与其他元件和衬底隔离开，是一种寄生参量很小的固定电容。
（4）NLDD MOS结构。CMOS电路设计中，所用的 NMOS比 PMOS（L≥2.0μm）多，在1.2μm工艺中仅对NMOS管采用轻掺杂（LDD）结构，具有优良的电特性。
实际上，上述四点都是为了提高芯片的性能和集成度。
制程中使用了13次掩模，各次光刻确定了N-Well CMOS（C）各层平面结构与横向尺寸。制程完成后确定了芯片各层平面结构与横向尺寸和剖面结构与纵向尺寸，并精确控制了硅中的杂质浓度及其分布和结深，从而确定了电路功能和电气性能。
芯片结构及尺寸和硅中杂质浓度及结深是制程的关键（参见附表 B-[20]）。它们与下列工艺参数有关：
（1）衬底硅电阻率；
（2）阱深度、掺杂浓度及分布；
（3）场氧化层和栅氧化层厚度；
（4）有效沟道长度；
（5）源漏结深度及薄层电阻；
（6）Poly电阻及其掺杂；
（7）双层Poly电容及介质层厚度等；
（8）器件的阈值电压、源漏击穿电压、跨导及漏电流等。
制程完成后先测试PCM数据，达到规范值后，才能测试芯片电气性能。