2.1　TFT器件基础

用作TFT器件的半导体材料有硅、金属氧化物、有机物等。非晶硅（a-Si）是使用最早和最广的半导体材料。在高精细的中小尺寸中常用低温多晶硅（Low Temperature Poly-silicon，LTPS），在LCD投影中微显示器则使用高温多晶硅（High Temperature Poly-silicon，HTPS）。随着大尺寸、高精细TFT-LCD的发展，铟镓锌氧化物（Indium Gallium Zinc Oxide，IGZO）开始用于TFT器件。基于有机半导体的OTFT在柔性显示领域受到关注。

2.1.1　TFT器件的种类与结构

用于TFT-LCD驱动的TFT器件主要有a-Si TFT、LTPS TFT和IGZO TFT。LTPS TFT、IGZO TFT与a-Si TFT的特性比较如表2-1所示。

显示屏分辨率越高，要求TFT的电子迁移率就越大，同时要求其结构尽可能紧凑。通常，显示屏能够正常显示所要求的充电时间t≈5RonCpix。其中，紧凑的TFT结构可以降低像素总电容Cpix，电子迁移率越大的TFT，其开态电阻Ron越小。显示屏垂直分辨率和驱动频率每增加一倍就使TFT充电时间t减小一半。为了应对高分辨率发展的需要，G6以上的高世代生产线可以采用IGZO TFT，G6及以下的生产线可以采用LTPS TFT。

TFT器件根据栅极和源漏极上下位置的不同，分为顶栅结构和底栅结构；根据源漏极和半导体层上下位置的不同，分为平面结构、顶接触结构和底接触结构。平面结构类似MOSFET结构，源漏极采用离子注入方式形成。源漏极位于半导体层之上的顶接触结构时，在形成源漏极时会损伤半导体层的上表面。源漏极位于半导体层之下的底接触结构时，如果是底栅结构，则在形成源漏极时会损伤栅极绝缘层的上表面。以上不同结构的组合，可以形成如图2-1所示的四种典型TFT器件结构。

刻蚀阻挡层（Etching Stop Layer，ESL）的TFT器件，在形成源漏电极之前，在有源层上面生长保护层，免于刻蚀对背沟道造成伤害，使TFT器件性能更稳定。但是，ESL结构的光刻次数较多、寄生效应明显。随着半导体材料性能与器件工艺水平的提高，a-Si TFT和IGZO TFT基本采用工艺更简单、结构更紧凑的背沟道刻蚀型（Back Channel Etch，BCE）结构。BCE结构的IGZO TFT在刻蚀源漏极时，要避免因刻蚀液体或刻蚀气体影响半导体背沟道，而导致的沟道特性恶化。

LTPS TFT采用顶栅结构，一方面，可以在玻璃上直接生成a-Si薄膜，有利于扩大LTPS半导体层的工艺制作范围；另一方面，可以利用栅极进行自对准工艺控制，缩小沟道长度和寄生电容，提高TFT开关的工作速度。顶栅结构用PECVD沉积栅极绝缘膜时，沟道层会受到等离子体带来的损伤。例如，栅介质引入的氢会对沟道产生扩散作用。

共面结构的源漏电极与栅电极形成于有源层的同一侧，不存在源漏图形化过程中对背沟道的伤害问题，且工艺简单。共面结构在刻蚀源漏极时，刻蚀液体或刻蚀气体会刻蚀掉部分栅极绝缘层，导致半导体/栅极绝缘层界面特性恶化，从而影响TFT器件特性。并且，共面结构的器件源漏接触不良问题，也是限制共面结构器件应用的一个关键问题。

顶栅结构的半导体层受到底部背光源的照射，底栅结构的半导体层受到外部环境光的照射，因此需要在栅极的另一侧设计遮光结构。采用顶栅结构的TFT-LCD需要在TFT最底部设计一层遮光金属。因此采用底栅结构的TFT-LCD需要在彩膜基板上设计BM进行遮光。

2.1.2　TFT器件的开关特性

TFT器件的开关特性既可以用开关态的电流比特性表征，也可以用开关态电阻比特性表征。

1. 电流比特性

TFT器件是一个三端开关管，这三端分别是连接扫描线的栅极、连接数据线的漏极、连接像素电极的源极。在栅极控制下，漏极的数据线通过半导体沟道向源极的像素充放电。对像素充放电时的TFT工作在大电流的开态，停止充放电后，TFT工作在小电流的关态。开态电流Ion也叫工作电流，越大越好；关态电流Ioff也叫漏电流，越小越好。TFT器件作为开关，最基本的特性要求是开态电流和关态电流之间至少有6个数量级的差异。

主流的BCE型TFT器件存在两个重要构造，金属栅极、栅极绝缘层、半导体有源层之间的MIS（Metal Insulator Semiconductor）构造，以及半导体有源层和源漏极之间的欧姆接触MS（Metal Semiconductor）构造。MIS构造是TFT器件作为开关使用的关键因素，MS构造是TFT器件和外接信号线的过渡区。源极和漏极之间的半导体有源层可以形成导电沟道，源极和漏极的间距称为沟道长L，垂直于L方向的是源漏极的宽度W。根据标准场效应晶体管理论，非饱和区与饱和区的源漏极电流Ids可表示如下：

式中，Cox为TFT器件MIS结构的单位面积电容，Vth是阈值电压，μ是沟道中多数载流子的漂移迁移率。由于亚带隙态密度（Density of States，DOS）导致的恶化，TFT迁移率小于漂移迁移率，可粗略地用如式（2-3）表示：

式中，NT是未占有的亚带隙DOS的DOS总数，Ngs［=Cg（Vgs?Vth）］是由Vgs感应的电子密度。亚带隙DOS决定了TFT的工作电压，通过要求TFT从开态到关态的Vgs范围来限定工作电压，可由下式定义S值：

式中，Dsg是在费米能级上的亚带隙DOS。减少亚带隙DOS可提高TFT性能。S值与器件结构和温度等有关：衬底反向偏压将使表面耗尽层电容CD减小，则S值减小；界面陷阱会增加一个与CD并联的陷阱电容，使S值增大；温度升高，则S值增大。为了提高亚阈区工作速度，S值越小越好。

为了保证TFT对像素电容有足够的充电能力和保持能力，TFT的开关比必须满足如式（2-5）：

式中，a为工艺设计参数，N为扫描线数，?Vd为像素保持时间内TFT漏电引起的像素电压变化量。对一款FHD分辨率，8bits显示的TFT-LCD，要求保持时间内像素电压的变化量不超过0.2%，即Vd/?Vd>500。设定工艺设计参数a为5，因为N为1080，则Ion/Ioff>5.4×106。实际使用时，Ion一般在10?6A量级，Ioff一般在10?12A量级。

2. 电阻比特性

半导体器件中经常使用电导来表示沟道的导电能力。作为电导的倒数关系，可以用沟道的电阻来表示这种能力。沟道电阻越小，沟道的导电能力就越强，电流也就越大，用于TFT开态工作；沟道电阻越大，沟道的导电能力就越弱，电流也就越小，用于TFT关态工作。这样，TFT器件的沟道就等效为一个栅极电压控制下的可调电阻，TFT开关的本质就是沟道电阻在小电阻和大电阻之间切换。

TFT开关三端连接关系如图2-2所示。漏极对应的数据线电压是一个交流信号源，栅极对应的扫描线电压是一个脉冲信号源，源极对应一个像素电容。当扫描线电压提供正的开态电压Vgon时，TFT开关等效为开态小电阻Ron；当扫描线电压提供负的关态电压Vgoff时，TFT开关等效为关态大电阻Roff。在开态，一个高电平（对应正的像素电压Vp）或低电平（对应负的像素电压Vp）的数据线电压通过电阻Ron，对像素电容Cp进行充放电。

根据图2-2提供的RC电路模型，可以建立Vp和Vd之间的关系。假定开关电阻上的压降为VR，则Vd=VR+Vp。因为开关电阻和像素电容串联，所以流过开关电阻的电流（I=VR/R）等于给像素电容Cp充放电的电流（I=dQ/dt）。其中，Q=Cp×Vp。据此可以建立式（2-6）：

在充放电时间t后，像素电容Cp上的电压为Vp，对式（2-6）建立积分关系：

求解式（2-7）可得：

把式（2-8）中的Ron直接导出，就是像素正确充放电时对Ron的要求：

对一款分辨率为1024×768的TFT-LCD而言，TFT充放电时间只有21.7μs左右。对一款8bits显示的TFT-LCD而言，在极短的充放电时间内，像素电容上的电压要充放电到设计值的99.8%以上，即Vp/Vd≥99.8%。如果像素电容Cp在3×10?13F数量级。可以获得TFT开态电阻Ron所要设计的大小范围。

对Roff的要求是保证像素电容上的电压在保持时间内，漏电流导致的电压降不超过相连灰阶电压的电压差。关态漏电是在保持时间内，来自像素的漏电流经过Roff分压后，像素电压Vp下降到。对像素分辨率为1024×768的TFT-LCD而言，TFT保持时间约为16.67ms。对一款8bits显示的TFT-LCD而言，在保持时间内，像素电容上的电压变化不能超过0.2%，即放电精度不能低于99.8%。像素电容Cp依然设定为3×10?13F数量级。这样就可以得到TFT关态漏电式（2-11）和关态电阻Roff所要设计的大小范围式（2-12）。

在TFT-LCD中，液晶电阻Rlc是像素电容的另外一条漏电通道，和Roff漏电通道并联。根据8bits显示的TFT-LCD，在保持时间内，像素电容上的电压变化不能超过0.2%这个要求，需要Roff和Rlc的并联电阻大于2.77×1013?。假定Roff=Rlc，那么Roff和Rlc都要大于2×2.77×1013?。这样就可以得到作为TFT开关性能评估的重要指标Ron/Roff的特性要求。

Ron / Roff =（1.16×107）/（5.54×1013）= 2.09×10?7　（2-13）

电阻比Ron / Roff和电流比Ion/Ioff的量级相当，都在106数量级左右，具体数值差异与具体像素电压有关。TFT开关的实际开态电流，除在沟道中形成外，还有一些非沟道导电产生的寄生电流。此外，TFT关态漏电流Ioff还受工作环境的影响。对于TFT的开关特性要求，可以通过TFT器件的工艺设计和结构设计进行对策。

2.1.3　TFT开关特性的结构设计

TFT开关特性的结构设计主要分为TFT开关电流的结构设计和TFT开关品质的结构设计。

1. TFT开关电流的结构设计

根据式（2-1），TFT结构设计能够决定开态电流大小的参数只有沟道宽长比W/L。两个因素限制了沟道长度L不能太小：源漏极间距L太小会增加源漏极同层金属图形之间的短路概率；为了保证源漏极有效地从沟道引出电流，栅极和源漏极之间的重叠量?L对应的寄生电阻和沟道长L对应的电阻之比越小越好，减小L会增加?L部分电阻和L部分电阻的比值。在沟道长度L固定，电子迁移率不变的情况下，一般通过增加TFT沟道宽度W来提高TFT开态电流。此外，在图2-3所示的TFT器件对位结构中，适当增加?L值，也能提高TFT开态电流。

TFT器件本身的漏电流导电机制主要是沟道热离子发射形成的空穴电流。TFT的漏电流还受到光照等周围环境的影响，光照下TFT漏电流剧增。如图2-4（a）所示的非遮光型TFT结构，源漏极和栅极之间隔着半导体有源层、空穴积累层、栅极绝缘层，沟道上的空穴积累层和半导体有源层之间形成PN结，使电流只能从空穴积累层往外流，而不能从外往内流，从而可以有效降低空穴的输出效率。但非遮光型结构增加了半导体有源层的光照面积，使TFT漏电流剧增。采用如图2-4（b）所示的遮光型TFT结构，可以有效降低光照时电子空穴对产生的概率，减少光照产生的漏电流。但遮光型结构的空穴漏电流比较大。因为这种结构的源漏极金属直接覆盖在栅极上方，直接和有源层接触。在有源层两侧，空穴积累层和源漏极金属之间没有PN结，空穴积累层上的空穴流出到源漏极，或者源漏极上的电子流入空穴积累层的通道畅通，空穴漏电流明显增加。

遮光型结构的空穴漏电流较大，但是光照漏电流较小，适用于对TFT漏电流要求较高的场合，但要避免合格率下降、品质下降等问题。如图2-4（b）所示，在栅极两侧，源漏极和栅极只隔着栅极绝缘层，在栅极两侧的台阶处，源漏极金属和栅极金属容易发生短路。遮光型结构的品质下降是由于源漏极金属和栅极金属之间的重叠量增加，对应的寄生电容会导致像素电压误写入。

2. TFT开关品质的结构设计

影响TFT开关品质的一个重要因素是栅极金属和源极金属之间的寄生电容Cgs引起的TFT充放电时的像素电压误写入。当栅极电压Vgs从高电平的Vgon瞬间下降到低电平的Vgoff时，Vgs的变换量?Vgs被寄生电容Cgs耦合到像素电极，导致像素电压Vp产生跳变量?Vp，使得像素电压变为（Vp??Vp）。因为?Vp是Cgs耦合产生的，所以也叫馈通（Feedthrough）电压，记为Vft。

图2-5给出了TFT关断前后瞬间像素电极相关电容参数及其电压和电量关系。其中，Vg1和Vg2分别对应像素上下相连的两根扫描线电压，Vd1和Vd2分别对应像素左右相连的两根数据线电压，Cdp1和Cdp2分别表示像素电极和左右相连两根数据线之间的耦合电容，Clc和Csc分别表示像素的液晶电容和存储电容，Cgs是连接扫描线的栅极和连接像素电极的源极之间的寄生电容。TFT关断瞬间的像素总电荷守恒，所以图2-5（a）所示的TFT关断前瞬间的像素总电荷（Qlc+Qsc+Qdp1+Qdp2+Qgs）和图2-5（b）所示的TFT关断后瞬间的像素总电容（Qlc'+Qsc'+Qdp1'+Qdp2'+Qgs'）相等。根据TFT关断前瞬间和关断后瞬间的像素电压关系，可以分别建立公式组（2-14）和公式组（2-15）所示的关系式组：

公式组（2-14）和公式组（2-15）所示的电荷表达式代入TFT关断前后瞬间像素总电荷守恒的等式，整理可得?Vp（或者Vft）的计算式：

通过公式（2-16）的推导，还可以建立起电容耦合效应的概念：耦合电压等于耦合电容其中一端的电压跳变量乘这个耦合电容在整体电容中的比值。这个电容耦合效应的概念在像素设计及问题解析方面具有重要作用。在TFT结构设计上可以通过减小Cgs来降低Vft。在推导公式（2-16）时，为了计算方便，假设Cgs值在TFT关断瞬间前后保持不变。实际上，TFT开态时的Cgs值和关态时的Cgs值大小不同。

非遮光型TFT的开关态Cgs面积如图2-6所示。非遮光型TFT的开态Cgs包含栅极和源极重叠量?L形成的电容Cgsn和虚线包围的本征电容Cgsi。TFT的关态Cgs只剩下Cgsn部分，只是电容厚度增加了有源层的厚度。开态和关态的Cgs具体公式如下：

式中，εγ表示栅极绝缘层的介电常数，tox表示栅极绝缘层的厚度，Wef表示源极上下两侧的有源层参与导电的等效宽度，一般在1.5μm左右。根据公式（2-17）和公式（2-18），实际的Vft比通过公式（2-16）求得的值要大。

遮光型TFT的开关态Cgs面积如图2-7所示，相应的开态和关态Cgs计算公式分别如下：

式中，Ls表示源极金属直接和栅极重叠的量。

3. 综合TFT开关电流特性和品质特性的结构设计

在TFT结构设计上，提高开态电流的方法是增加沟道宽度W，降低关态电流的方法是采用遮光型结构。增加W会增加TFT所占面积，降低像素开口率，还会增加Cgs，在增大扫描线和数据线阻抗的同时影响TFT品质特性。如图2-8所示的U型结构的TFT既能增加沟道宽度W，又能有效控制TFT面积和Cgs的值。在TFT开态，Cgs的面积就是Cgs（ON）所示的对应1/2沟道长度的虚线所包围的面积，厚度是栅极金属和有源层之间的栅极绝缘层厚度tox。在TFT关态，Cgs的面积就是Cgs（OFF）所示的源极金属和栅极金属之间的重叠面积，厚度是栅极绝缘层厚度tox和有源层厚度tsi之和（tox+tsi）。由于在一帧时间内TFT基本工作在关断区域，所以栅极和漏极之间的耦合电容Cgd的面积基本对应为漏极金属和栅极金属之间的重叠面积，而相应的厚度为两层金属之间的厚度（tox+tsi）。

U型TFT的数据线电压正负反转时漏电流大小不同。U型TFT的沟道宽长比如图2-9所示。源极两侧平行区的长度为c，源极半圆区的半径为a，半圆的圆心到漏极的水平距离为b，建立沟道单位长度上的电流公式如下：

并推导出W（x）在沟道长度L上的积分因子，如下所示：

提取出的因子，积分后的结果就是L/W。因为，单位长度上的沟道宽W（x）=2c+π（a+x），从0到L积分后可以得到W/L公式：