8.6 组合逻辑电路的Verilog HDL实现