4.1 Quartus Prime Standard集成开发环境的概述
Intel公司为其FPGA产品提供了Quartus Prime Standard版本和Quartus Prime Pro版本的集成开发环境。这两个版本的显著差异在于其对FPGA产品的支持。
Quartus Prime Standard版本的集成开发环境的最高版本为V18.1，目前已经停止更新。该版本的集成开发环境主要支持Intel早期的FPGA产品，包括：
（1） Arria10、Arria V和Arria II；
（2） Cyclone10 LP、Cyclone IV和Cyclone V；
（3） MAX系列。
目前，Quartus Prime Pro版本的集成开发环境的最高版本为V19.2，一直在更新。可以看出，随着Intel不断推出新的FPGA产品，其以前的FPGA产品会逐步被淘汰，未来Intel公司将主推Quartus Prime Pro版本的集成开发环境。两个版本的集成开发环境的比较如表4.1所示。
表4.1 两个版本的集成开发环境的比较
如果你的设计必须针对Arria V、Arria、Cyclone 10 LP、Cyclone IV、Cyclone V或MAX系列的器件，并且不想将你的设计迁移到Quartus Prime Pro版本所支持的器件，则选择Quartus Prime Standard版本的集成开发环境。
Quartus Prime Pro版本的集成开发环境不支持以下Quartus Prime Standard版本的功能：
① I/O时序分析；
② NativeLink第三方工具的集成（可提供其他第三方工具的集成）；
③ 视频和图像处理的套件IP核；
④ Talkback功能；
⑤ 各种寄存器合并与复制的功能；
⑥ 将节点级网表保存为.vqm；
⑦ 比较工程的修订版本。
特别需要注意的是，在Intel公司收购Altera后，原来集成在Quartus II集成开发环境中的一些工具的名字发生了变化，如表4.2所示。
表4.2 Altera和Intel工具的对应关系
Quartus Prime Standard版本的集成开发环境为设计流程的每个阶段提供了全面的功能，以缩短设计周期，并实现最高水平的性能：
① 便捷的工程设置。通过New Project Wizard快速创建新的工程，添加设计文件，并指定目标Intel器件。创建不同的工程修订版，以比较不同设置的结果。将工程的当前状态和工程文件保存为单个压缩文件。
② 设计规划工具。在早期的功耗估计工具、功耗分析工具和引脚规划工具中规划初始的I/O引脚布局、功耗和面积利用率。
③ 设计约束入口。通过“Settings”对话框、Assignment Editor、Pin Planner和Timing Analyzer指定时序、布局和其他约束。在Chip Planner（芯片规划器）工具和Timing Closure Floorplan（时序收敛布局）工具中，在器件的布局规划视图中可可视化和修改逻辑布局。
④ 集成的综合。为VHDL（1987，1993，2008）、Verilog HDL（1995，2001）和SystemVerilog（2005）设计输入语言提供高效率的支持。
⑤ 增量编译。修改设计时，保留设计中未被修改逻辑的结果与性能，从而实现自上而下或自下而上的基于团队的设计方法。
⑥ 优化结果。Design Space Explorer工具自动确定设计的最佳设置组合。Design Assignement工具根据预先设置的用于门控时钟、复位信号、异步设计实践和信号竞争条件验证工程。
⑦ 设计调试。Signal Tap Logic Analyzer（Signal Tap逻辑分析仪）捕获并显示实时信号的行为。在器件正常工作期间，允许检查内部信号的行为而不需要额外的I/O引脚或外部实验室设备。当你的PCB工作时，Transceiver Toolkit（收发器工具包）提示实时控制、监控和调试收发器链路。
⑧ 系统和IP集成。与传统的手工集成方法相比，使用Platform Designer（Standard）定义和生成完整系统所花费的时间更少。
⑨ 支持第三方EDA工具。可集成支持的第三方EDA工具综合、仿真和板级时序分析工具。
注
对于新的FPGA器件和设计，推荐使用Quartus Prime Pro版本的集成开发环境。