3.2 Verilog HDL基本结构