2.2.4 采样保持器

A/D转换过程（即采样信号量化过程）需要时间，这个时间称为A/D转换时间。在A/D转换期间，如果输入信号变化较大，就会引起转换误差。所以，一般情况下采样信号不直接送至A/D转换器转换，还需增加采样保持器做信号保持。采样保持器把t=kT时刻的采样值保持到A/D转换结束。T为采样周期，k=0, 1, 2。

采样保持器的原理电路如图2.7(a)所示，该电路由输入/输出缓冲器A1、A2和采样开关S、保持电容CH等组成。采样时，S闭合，VIN通过A1对CH快速充电，VOUT跟随VIN；保持期间，S断开，由于A2的输入阻抗很高，理想情况下VOUT=VC保持不变。采样保持器一旦进入保持期，便应立即启动A/D转换器，保证A/D转换期间输入恒定。采样保持器的工作波形见图2.7(b)。

图2.7 采样保持器

常用的集成采样保持器有LF198/298/398等，这3种芯片的工作原理相同，仅参数有所差异。下面以LF398为例介绍其工作原理。LF398价格低廉，在国内应用非常广泛。LF398有8个引脚，其结构框图和典型接线图如图2.8所示。2脚接1kΩ电阻，用于调节漂移电压。7脚和8脚是两个控制端，控制开关的关断，其中7脚接参考电压，8脚接控制信号。参考电压应根据控制信号的电平来选择。例如，当7脚接地，而8脚所接控制信号大于1.4V时，LF398处于采样状态；当8脚为低电平时，LF398处于保持状态。6脚外接保持电容，保持电容的选取对采样保持电路的技术性能指标至关重要：大电容可使系统得到较高精度，但采样时间较长；小电容可提高采样频率，但精度较低。同时，电容的选择应综合考虑精度要求和采样频率等因素。当被测信号变化缓慢时，若A/D转换器转换时间足够短，可以不加采样保持器。

图2.8 LF398的结构框图和典型接线图