![Altium Designer 16电路设计与仿真从入门到精通(清华社"视频大讲堂"大系CAD/CAM/CAE技术视频大讲堂)](https://wfqqreader-1252317822.image.myqcloud.com/cover/81/26944081/b_26944081.jpg)
5.6 操作实例——音频均衡器电路
通过前面章节的学习,用户对Altium Designer 16层次原理图设计方法应该有一个整体的认识。本节用一个实例来详细介绍层次原理图的设计步骤。
1.建立工作环境
(1)启动Altium Designer 16,执行“文件”→“新建”→“Project(工程)”命令,如图5-21所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0149_0001.jpg?sign=1738958846-La8VqBveb67ccr6LXOxCSXAHxmw50Ewy-0-348864bde1b3d7ec630c519b7dfd5168)
图5-21 新建PCB项目文件
(2)弹出“New Project(新建工程)”对话框,在该对话框中显示工程文件类型,创建一个PCB项目文件“AudioEqualizer”,如图5-22所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0149_0002.jpg?sign=1738958846-Bm7MoJRttNVyFTeqn32HkfZ5LijmnD8O-0-ae0b44b26ff4491d101a494ae8b2d2bb)
图5-22 “New Project(新建工程)”对话框
(3)执行“文件”→“New(新建)”→“原理图”命令,在创建的原理图上右击,在弹出的快捷菜单中选择“保存为”命令,将新建的原理图文件保存为“EqualizerTop.SchDoc. SchDoc”。
2.加载元件库
执行“设计”→“添加/移除库”命令,打开“可用库”对话框,然后在其中加载需要的元件库“AudioEqualizer.SchLib”与“Audio Equalizer.PcbLib”,如图5-23所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0150_0001.jpg?sign=1738958846-LtsoNmzje2TIDxH0Sv2EdQQdtlbGMNGW-0-a9fe91021a4d95c39b0796768eef039a)
图5-23 加载需要的元件库
3.放置方块电路
(1)执行“放置”→“图表符”命令,或者单击“布线”工具栏中的(放置图表符)按钮,光标将变为十字形状,并带有一个方块电路图标志。
(2)移动光标到需要放置方块电路图的地方,单击鼠标左键确定方块电路图的一个顶点,移动光标到合适的位置再一次单击鼠标确定其对角顶点,即可完成方块电路图的放置。
(3)此时,光标仍处于放置方块电路图的状态,重复操作即可放置其他的方块电路图,单击鼠标右键或者按下Esc键便可退出操作。
(4)设置方块电路图属性。此时放置的图纸符号并没有具体的意义,需要进一步进行设置,包括其标识符、所表示的子原理图文件,以及一些相关的参数等。
4.放置方块电路入口
(1)执行“放置”→“添加图纸入口”命令,或者单击“布线”工具栏中的(放置图纸入口)按钮,光标将变为十字形状。
(2)移动光标到方块电路图内部,选择要放置的位置,单击鼠标左键,会出现一个电路端口随光标移动而移动,但只能在方块电路图内部的边框上移动,在适当的位置再一次单击鼠标即可完成电路端口的放置。
(3)光标仍处于放置电路端口的状态,重复上述的操作即可放置其他的电路端口。单击鼠标右键或者按下Esc键便可退出操作。
5.设置电路端口的属性
(1)双击需要设置属性的电路端口(或在绘制状态下按Tab键),系统将弹出相应的电路端口属性编辑对话框,对电路端口的属性加以设置。
(2)使用导线或总线把每一个方块电路图上的相应电路端口连接起来,并放置好接地符号,完成顶层原理图的绘制,如图5-24所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0151_0001.jpg?sign=1738958846-GOzBnsQWop57AxiYz1X6uYQBpL0GuRdp-0-787fff06d3be5dd0d8fd84f69332d218)
图5-24 设计完成的顶层原理图
技巧:根据顶层原理图中的方块电路图,把与之相对应的子原理图分别绘制出来,这一过程就是使用方块电路图来建立子原理图的过程。
6.生成子原理图
(1)执行“设计”→“产生图纸”命令,这时光标将变为十字形状。移动光标到图5-24左侧方块电路图内部,单击鼠标左键,系统自动生成一个新的原理图文件,名称为“EqualizerChannel.SchDoc”,与相应的方块电路图所代表的子原理图文件名一致,如图5-25所示。用户可以看到,在该原理图中,已经自动放置好了与4个电路端口方向一致的输入/输出端口。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0151_0002.jpg?sign=1738958846-g4dBhvIuf2fRA31oqzn0OKj13AxlVDB9-0-21fd20e4b15fd5128a7e9e68d9760abf)
图5-25 由方块电路图产生的子原理图
(2)使用普通电路原理图的绘制方法,放置各种所需的元器件并进行电气连接,完成“EqualizerChannel.SchDoc”子原理图的绘制,如图5-26所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0152_0001.jpg?sign=1738958846-8ZaVFWzomlWDLhKvvy3mG0qbfr8I20Hf-0-64e603fcced545e6d888b803d67cd6d3)
图5-26 子原理图“EqualizerChannel.SchDoc”
(3)使用同样的方法,由顶层原理图中的另外一个方块电路图“Power”建立对应的子原理图“Power.SchDoc”,并且绘制出来,电路图如图5-27所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0152_0002.jpg?sign=1738958846-OBVxDFUOutgR369D361eOMMsUONlofWs-0-0f4260243a6c881d1daba6b766226e66)
图5-27 子原理图“Power.SchDoc”
(4)打开子原理图“EqualizerChannel.SchDoc”,执行“设计”→“产生图纸”命令,光标变成十字形状。移动光标到方块电路“RCNetwork”内部空白处,单击鼠标左键,系统会自动生成一个与该方块图同名的子原理图文件,单击鼠标左键,系统自动生成一个新的原理图文件,名称为“RCNetwork. SchDoc”,如图5-28所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0153_0001.jpg?sign=1738958846-s2qS04n9lG4qiCKQlftbgWhwKXtLEZI0-0-effc715f735ff17458b4b85b02780a23)
图5-28 子原理图“RCNetwork.SchDoc”
(5)执行“工程”→“Compile PCB工程(编译电路板工程)”命令,将本工程编译,在“Message(信息)”面板中显示编译无误的信息,如图5-29所示,同时在图5-30中显示原理图层次嵌套。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0153_0002.jpg?sign=1738958846-oZyhR2RIkuHe8ZbcuTQQS7i7lBW1QLRR-0-4027c4cb54d2077ab585f8978add145c)
图5-29 Messages面板
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0153_0003.jpg?sign=1738958846-ITEq0iX64IRTLdR1CIa1wiCFmU7CLdWO-0-a86561c8d4e5a3c0ee8e8142d2b09d74)
图5-30 工程编译结果
(6)执行“报告”→“Report Project Hierarchy(工程层次报告)”命令,系统将生成层次设计报表,如图5-31所示。
![](https://epubservercos.yuewen.com/004EEE/15367254905350306/epubprivate/OEBPS/Images/figure_0154_0001.jpg?sign=1738958846-U0oXNUQXSWrJneTPmbsz7E7tBIPSWTmz-0-75486af6cc4aab0e2ea2c5c08d6e42de)
图5-31 层次设计报表