10.1 加法器的Verilog HDL设计实例