3.4 FPGA/CPLD的配置