4.4.2 FPGA引脚分配及其他设置