9.4 基于Verilog HDL的存储器设计