5.6 基于Verilog HDL的触发器设计