1.2 什么是“高速”系统设计

1993年，对于所有的电子工程师来讲，应该是另一个值得纪念的时代。

1991年，Intel公司联合多家公司成立了PCISIG协会，致力于促进PCI局部总线工业标准的建立和发展。1992年，PCISIG发布了PCI局部总线规范1.0版，1993年发布了PCI局部总线规范2.0版。PCI局部总线的诞生和发展是技术发展和应用的需要，被称为第二代总线。它不同于第一代系统总线，如ISA，EISA，VESA总线的频率是和CPU保持一致的，这也就大大限制了系统的性能和系统扩展性。PCI总线之所以被称为局部总线，就是由于它的总线频率可以独立于CPU主频，使得CPU可以脱离外设的性能限制，更高效地运行。PCI局部总线的应用，可以在33MHz 主频和32位数据通路的条件下达到峰值132Mbps的带宽，在66MHz主频和64位数据通路的条件下则达到528Mbps。PCI局部总线的设计是独立于处理器的，虽然它是由Intel公司提出的，但不局限于Intel系列的处理器，当今流行的其他处理器系列，如Alpha，PowerPC，SPARC及多处理器结构的下一代处理器都可以使用PCI局部总线。1993年以来，由于PCI总线在高性能、低成本和开放性等方面的优势，大大地激发了制造商和用户的兴趣，使 PCI 总线架构得到迅速普及和发展。

言归正传，之所以在这里再次介绍 PCI 总线的发展过程，还有一个重要原因是 PCI 总线不仅在系统架构上不同于传统的第一代系统总线，它的电气物理层也完全不同于前一代总线的传输特性。为了适应多负载的外设总线要求，PCI在电气物理层上采用反射传输机制，也即在总线的设计中故意采用由于阻抗不匹配而造成的信号反射传输方式。如图1-1所示，A和B两时刻都是安全的采样时间点，然而在信号电平进行转换的C时间范围内，PCI信号正处于反射叠加过程，在这个时间内，是不能对信号进行正确采样的。因此，我们会在PCI的总线设计规范中看到这样明确的具体要求：PCI的时钟信号线长度必须保持在2500±200mil的范围之内。

PCI信号的反射传输机制的引入对电子工程师来讲可以说具有划时代的意义，那种点到点连接即能工作的电子系统设计时代从此不再存在，PCI总线广泛应用使得人们在电子系统设计中第一次开始注意到信号完整性（Signal Integraty，SI）这个概念。

似乎从PCI系统的应用开始，我们开始进入了一个“高速”系统设计的时代，而事实也正是如此发展。20世纪90年代后，现代的电子设计和芯片制造技术按照More’s Law（摩尔定律）的预言，取得了突飞猛进的发展，电子产品的复杂度、时钟和总线频率等都呈快速上升趋势。电子技术发展到今天，处理器的主频已经接近5GHz，高速串行I/O已经达到高于10Gbps，大多数系统内的各种总线也达到几百MHz的工作频率，有些新型并行总线（如DDR3）已经达到Gbps的数据传输速率。目前，通用的PCI Express3.0总线的数据传输速率已经达到8Gbps，并还将沿着这个趋势继续发展。计算机系统总线的发展过程和趋势，如图1-2所示。

现在回头再来看看PCI总线，频率不过33MHz，和现阶段的系统频率相比，似乎我们完全有自信能够掌控如此低的频率。然而事实并非如此，我们经常看到这样的例子，设计师花费了很多精力来处理一个系统中自认为“高速”的信号，可最后却因为忽略了一个几十MHz的多负载信号而使系统不能正常工作。这种现象让很多刚开始从事高速系统设计的电子工程师们感到困惑，到底什么样的信号需要特殊处理？信号频率到什么范围才被认为是高速信号？而更让工程师感到迷惑的是，我们从不同的信息渠道可以找到关于高速很多种不同的定义，类似于如下几种比较具有代表性的定义：

· 凡是频率大于50MHz的信号，就是高速信号；

·信号是否高速和频率没有直接关系，而是当信号上升沿（或下降沿）时间小于50ps时，就认为是高速信号；

· 当信号所在的传输路径长度大于1/6倍传输信号波长时，信号被认为是高速信号；

· 当信号沿着传输路径传输，发生了严重的趋肤效应和电离损耗时，被认为是高速信号。

以上几种定义，在某种程度上都具有其合理性。然而在实际工作中，工程师所面临的是各种各样的条件和问题纠结在一起的复杂情况，到底该使用哪一种标准来界定所谓的高速信号，依然是个难题。另外，每个工程师必须能清醒地意识到，所谓的高速信号，或者高速系统的设计，其复杂度和难度并没有一个统一的标准，它是随着设计者本身的经验和知识而变化的，同样的一个设计在两个不同的工程师眼中必然有不同的感觉。但是，在项目实施的过程中，工程师又需要这样一个标准，方便并且快速地指导系统设计。

根据多年的实践经验，从可操作的实用角度，本书笔者提出了自己的观点“对一个电子系统设计工程师来讲，当你没有足够的信心和证据保证该信号在系统中正常工作，而必须进行特殊处理，必要时还需要经过仿真以确定布局、布线、匹配和屏蔽等设计约束，这时就应该按照高速信号来处理”。按照这个观点，工程师们根据自身的经验和设计能力，应该能够很快地对系统设计任务进行分类评估，并制定相应的设计方案和得出工作量的评估。

“高频”还是“高速”？

按照上一小节中对高速信号的定义，可能有人会认为高频信号和高速信号之间没有什么联系，事实上也不尽然。当信号的频率变高时，由于其上升（下降）时间也必然会相应缩短，也可能因此引发一些高速信号特征，这样就使得设计者不得不按照高速信号来对待。比如，对于一个100MHz的信号，其上升沿和下降沿时间分别是1ns，这样留给信号的有效采样时间窗就为8ns=(10-1-1)ns，而当此信号的频率提高到200MHz 时，如果不减少上升沿和下降沿的时间的话，那么信号的时间窗就会变成3ns=(5-1-1)ns。因此，当信号的频率升高时，最直接的影响就是信号的上升沿和下降沿时间会随之减小，这样也就使得设计者不能按照以前的经验来处理这个信号，必须以高速的观点来看待这个信号。因此，较高的信号频率是高速信号的充分条件，而非充要条件。反过来，对于PCI66MHz的信号，我们必须小心处理，尽管频率不高，但也被当做“高速”信号。在本书中，对“高速”和“高频”术语进行了混用，读者按照上下文理解其含义即可。

然而对于信号本身的特征而言，仅仅从其时钟频率上来判断是否为高频信号也是不够的，而是应该从信号所包含的频率分量组成来看。如图1-3所示，图左边的是三个周期同为100MHz的信号，但是信号上升沿和下降沿时间不同，分别为1000ps，500ps 和150ps。图右边是相应信号的频谱分布，读者可以注意到，上升沿为150ps的信号频谱中包含了更多的高频分量，最高信号频谱已经达到了19次谐波，1900MHz，相对于500ps上升沿的信号，信号带宽几乎增加了一倍。

所以，对于系统设计者而言，如果在设计中没有高频信号的概念，不加区别地以同样的方式对待（处理）这三个100MHz的信号，那么对于150ps上升沿的信号，其高频分量就会损失很多，从而造成信号畸变，引起信号完整性问题。因此，在高速系统设计中，应该分两步来处理：首先，对于高频信号的判别，应该从频域的角度，依据其频谱分布来做出正确判断；其次，是否对高频信号在设计中加以特殊处理，则要依据设计者的经验和系统设计要求来决定如何处理。

上述分析对于有信号分析和信号系统基础知识的工程师来说并不陌生。而对于没有这方面知识的工程师而言可能比较难以理解。那我们就再来看一个更直接的例子，如图1-4所示。

在图1-4a中，这是个100MHz单频的正弦信号波形，图1-4a下部是该信号所对应的信号频谱。对于这一点，任何一个电子工程都不会有任何疑问。而在图1-4b中所对应的是，叠加了3次谐波信号的结果，叠加后的波形看起来有些像不太好的方波信号。接下来，我们继续这个过程。在图1-4c中，叠加到的7次谐波，这个时候，时域的波形看起来已经是一个比较好的方波信号了，也就是通常数字系统工程师眼中的“01010…”信号波形。我们继续进行谐波的叠加，在图1-4d中，一直叠加到27次谐波，这个时候，已经没有人能够否认，图1-4d中上半部的时域波形就是我们数字系统中传输的“01010…”方波信号波形。

这个例子告诉了我们什么信息？

那就是，数字信号和模拟信号没有本质的区别，所有的数字信号都可以分解成一定模拟成分信号的叠加，在我们的现实世界中，本质上都是模拟信号（理想的数字信号实际上并不存在）。因此这也就告诉我们，对于越来越高频的数字信号分析，最终所采用的分析方法和模拟信号的分析方法是一致的，这也就是为什么对于xGHz以上的信号分析，要引入电磁场的分析方法。

所以，在这里需要读者明确的是，在对高频数字信号进行仿真分析时，虽然仿真软件没有按照模拟信号仿真的方法进行处理，但是在高频数字信号中所出现一切现象和理论基础，都可以用模拟信号的观点加以解释。因此，对于一个数字工程师而言，在高速数字信号仿真设计的过程中要习惯和接受从电磁场的角度，以模拟信号传输的方式来看待高速数字信号，关于这一点，在下面的章节中还会继续深入探讨。但希望读者能够从这里开始建立起应有的概念。