1.4 功率MOSFET

功率MOSFET是20世纪70年代中末期问世的“新型”器件。由于是场效应的控制器件，所以控制极所需要的电流仅仅是其对寄生电容的充、放电电流，在“静态”时不消耗任何电流。不仅如此，功率MOSFET是多数载流子导电器件，其开关速度在各种半导体器件中是最快的。而且低电压功率MOSFET的导通电压也是最低的。这对于低电压应用将具有非常重要的意义。

1.4.1 功率MOSFET的原理分析

尽管功率MOSFET的原理在电子技术基础教材中有比较完整的叙述，但是那些叙述很值得商榷。在此，作者将以新的角度对功率MOSFET加以分析，以对读者有所帮助。

1. MOSFET的工作状态由哪两个电极之间的电压决定？

通常的电子技术基础教材中都认为，决定MOSFET工作状态的是栅—源极电压。这个结论在大多数应用中都是对的，但是这个结论是最基本的概念还是由最基本的概念引申出的呢？

几乎所有的电子技术基础教材中描述MOSFET工作原理的示意图无一例外的如图1-11所示。

很明显，图1-11中MOSFET的源极与衬底之间外加了一条短接线，那么为什么要用这条短接线？没有可以吗？

在学习双极型晶体管时，控制信号接到基极—发射极上就可以了，绝对不会有控制信号接到其他电极的悬念，因此在电子技术基础教材中对双极型晶体管的叙述远远多于MOS-FET，导致学生在学完电子技术基础后对MOSFET的知识几乎为零！

首先，需要明白MOSFET的导通与否是栅—源极之间是否形成导电沟道。对于图1-11来说，就是在栅—源极之间的P型半导体上形成N型导电沟道。

然后，就是如何才能形成这个导电沟道？我们知道，在半导体中，当电子多于空穴时，这种半导体称为N型半导体，而空穴多于电子时则被称为P型半导体。

如果创造条件使P型半导体中的一部分转变为N型半导体，则可以利用这个N型半导体将两个N型半导体的漏—源极连接成为N型导电通路，这样MOSFET就导通了。也可以用同样的方法，将P型半导体中的N型半导体转变回P型半导体，则MOSFET就会关断。

那么，如何在P型半导体上形成N型导电沟道？最简单的办法就是向P型半导体中注入电子，改变P型半导体的电子浓度，并造成部分P型半导体转变为N型半导体。

可以在MOSFET的栅极与衬底之间施加电压，这样衬底与栅极就形成了事实上的电容器。从物理学可以知道，电容器上的电荷集中在靠近另一个电极方向的电极表面（这是金属电极）；对于半导体材料的电极，电荷则集中在靠近另一个电极方向的表面内，当栅极施加正电压、衬底相对为负电压时，电子就会被电场力吸引到面向栅极的 P型衬底的部分，如图1-12（a）所示。

很显然，被电场吸引的电子与P型半导体材料中的空穴对消。当这些电子与空穴对消后仍有盈余时，剩余的电子就使这些电子所在的P型区域形成了电子多于空穴的事实，因此形成了N型半导体材料，如图1-12（b）所示，这个过程称为“反型”。

一旦MOSFET中的P型衬底反型，就形成了从漏极到源极的完整的N型导电沟道，使得MOSFET导通，反型程度将决定MOSFET的导通程度。

当栅极与衬底之间的外加电压撤掉后，栅极与衬底之间的电场力消失，被电场力所聚集的电荷将被泄放，聚集在靠近栅极面的衬底中的电子在这个泄放过程中移出P型衬底。一旦外来的电子被移出后，被反型的P型区域就恢复到原来的P型特性，漏—源极之间的导电沟道消失，MOSFET恢复阻断状态。

如果将电压施加到栅极与源极之间，则的确在施加电压时电子可以通过源极与衬底之间的P-N结到达靠近栅极的衬底部分，但是当栅极与源极之间的外加电压撤除后，靠近栅极的衬底部分中被电场力所吸引的电子会由于源极与衬底之间的P-N结而无法撤出，从而导致MOSFET无法阻断。这个结果与应用栅—源极电压控制MOSFET的导通与阻断相矛盾。因此，控制MOSFET状态的电压应该是施加在栅极与衬底之间的电压，而绝不是栅极与源极之间的电压。这是最基本的概念，不能混淆。

很显然，为了控制MOSFET，基本的MOSFET需要4个引出电极：源极、漏极、栅极和衬底。这显然很不方便，为了减少MOSFET的引脚数，从实际应用角度考虑，可以将衬底与源极短接，将源极作为公共引脚，这样就可以减少引脚的数量。

由于在大多数的实际应用中，MOSFET的衬底与源极是短接的，因此就形成了图1-11所

示的衬底与源极短接的接法。由于衬底已经与源极相连接，所以从表面上看，控制MOSFET导通与否的就是栅—源极的电压，但是从本质上讲，还是栅极与衬底之间的电压决定了MOSFET的导通与否，只不过是将衬底与源极短接而已。

实际上，衬底与源极的短接并非如图1-11所示，因为那样连接会带来很多麻烦。在实际应用中，衬底与源极的短接是在芯片内完成的，如图1-13所示。

很显然，衬底不再需要引出线，整个MOSFET的引出端为源极、栅极和漏极。

2. 横向导电的MOSFET是如何变为纵向导电的？

从管芯利用率考虑，横向导电的MOSFET显然是不经济的，需要变成纵向导电形式，其演化过程如图1-14所示。

图（f）、图（g）、图（h）为实用的MOSFET结构，其中图（g）为最原始的结构，由于在制作栅极时需要在芯片上刻蚀出“V”形槽，因此被称为“VMOS”。“VMOS”的最大缺点是“V”形槽的底部由于曲率太大会导致电场过于集中而使该处被击穿，因此这类“V”形槽MOSFET的耐压仅仅在300V以下。

为了解决这一问题，后来发展出“DMOS”，即图（h）所示的双扩散MOS。DMOS可以很好地解决耐压问题，也是现在使用最多的类型。

为了降低MOSFET的导通电阻，减少不必要的电阻部分，随着微电子技术的发展，MOS-FET还可以是槽栅MOS，即图1-14中的UMOS，这也是MOSFET的最新技术之一。

3. 功率MOSFET的主要参数

对于电子设计竞赛来说，功率MOSFET的主要参数有额定电压（VDSS）、额定电流（ID）、导通电阻（Rds（on））、栅—源极导通阈值电压（Vth）和额定耗散功率（PD）。

（1）额定电压（VDSS）：在MOSFET的数据表（datesheet）中，额定电压（VDSS）是指在栅—源极电压为零、室温的状态下，MOSFET可以持续承受的最高电压。

需要注意的是，额定电压（VDSS）不是MOSFET的漏—源极之间的击穿电压（VB），而是略低于击穿电压，通常为击穿电压的0.9～0.95。MOSFET的漏—源极之间的击穿电压（VB）随结温而上升，耐压越高的MOSFET变化越大。在大多数情况下，MOSFET不宜应用于击穿电压（VB）的状态，但是现在的MOSFET具有雪崩击穿耐量，也就是说，现在的MOSFET在一定条件下可以工作在雪崩击穿状态，只要雪崩击穿能量不超过其雪崩击穿耐量即可。这个特点是其他半导体器件（除稳压二极管外）所不具备的。

（2）额定电流（ID）：指在壳温为25℃、栅—源极电压为10V（这是一般MOSFET的栅—源极电压，逻辑电平的MOSFET则为5V，依次类推）时MOSFET可以承受的持续的电流值。需要注意的是，随着壳温的上升，额定电流下降，到100℃壳温时MOSFET的额定电流将下降到25℃时额定电流的约60%。当壳温达到150℃时，MOSFET的额定电流下降到零。具体的电流降额需要查具体型号的数据。

（3）导通电阻（Rds（on））：是指在结温为室温和栅—源极电压为10V的条件下，MOSFET的漏—源极之间的导通电阻。需要注意的是，导通电阻（Rds（on））随结温而上升，当结温达到150℃时，导通电阻将达到室温时的2.5～2.8倍。即使结温在100℃时，其导通电阻也会为室温条件下的2倍。

（4）栅—源极导通阈值电压（Vth）：指MOSFET导通的临界栅—源极电压。其测试条件为：室温，漏极电流为1mA。一般的MOSFET的栅—源极导通阈值电压为3.5V左右。

（5）额定耗散功率（PD）：指在壳温为25℃条件下，MOSFET可以耗散的功率。需要注意的是，随着壳温的上升，MOSFET的耗散功率下降。当壳温为150℃时，耗散功率为零。

对于TO-220封装，壳温保持在25℃条件下，其耗散功率为80～90W，其不带散热器的最大耗散功率约为 2W。对于 TO-247 封装，壳温保持在 25℃条件下，其耗散功率为150～300W，其不带散热器的最大耗散功率约为3.5～4W。

1.4.2 功率MOSFET的应用注意事项

1. 功率MOSFET的导通电阻随额定电压的降低而大幅度降低

在实际应用中，不要为了保证MOSFET不被过电压击穿而选择过高的额定电压，这样会导致导通电阻的激增，不利于电路获得良好的性能。例如，管芯尺寸接近的、耐压分别为100V、200V、400V、500V、600V的IRF540、IRF640、IRF740、IRF840、IRFBC40的导通电阻分别为80mΩ、180mΩ、550mΩ、800mΩ、1200mΩ。很显然，在流过相同电流的条件下所产生的损耗也是显而易见的。从提高电路性能的角度来讲，应该在电路的结构和减小寄生参数方面考虑，而不是迁就寄生参数。

2. 功率MOSFET反向是导电的

为了简化MOSFET引出线，大多数的MOSFET选择三个引线方式，这就需要将其衬底与源极在芯片制造过程中像图1-13示意的那样连接在一起。

一旦衬底与源极相连，衬底与漏极之间就只存在一个P-N结。这样，在外特性上就表现出二极管的特性。由于这个寄生的二极管与MOSFET是反向并联的，因此当在MOSFET上施加反向电压时，这个二极管将正向导通。

不仅如此，当MOSFET被驱动导通时，无论正向还是反向，其导通特性都是一样的。考虑到MOSFET反向二极管的作用，MOSFET的反向特性就是二极管的正向特性与导通电阻的并联。一旦在导通电阻上的电压低于二极管的导通阈值电压，则二极管将不能正向导通，所有的电流将流过MOSFET的导通电阻。

当MOSFET的栅—源极电压为零或为负时，MOSFET自身将是阻断的，但是不能控制其寄生的二极管是否导通。当在MOSFET的漏—源极施加反向电压时，MOSFET将反向导通。

3. 需要合适的驱动电压

MOSFET正常工作时需要合适的驱动电压。例如，标准电平的 MOSFET一般需要8 ～15V的驱动电压，过高则出现栅极过电压的机会增多，甚至有可能会出现栅—源极过电压击穿的不可逆的损坏现象，而且驱动电路的损耗也会增加。

过低的驱动电压则会导致MOSFET在开关状态下不能完全导通。当然也不否认，过低的驱动电压有时也会带来“意想不到”的“好处”。例如，2001年的电子设计竞赛中，针对高效率音频功率放大器的试题，有的学校为了简化驱动电路而采用互补MOSFET全桥的主电路和5V电压驱动的解决方案。由于驱动电压过低，不足以引起桥臂的两个MOSFET共同导通，因此也不必设置死区时间的问题，这样就大大简化了驱动电路。由于是在室温条件下，MOS-FET的栅—源极导通阈值电压为3.2 ～3.5V，所以只要MOSFET流过的电流远低于额定电流，MOSFET还是可以正常工作的。在工程技术中，这是一种非正常应用方式，而对于电子设计竞赛而言，能满足竞赛试题的指标就是成功。此即电子设计竞赛与工程实际应用的区别之一。

4. 需要合适的驱动速度

MOSFET的驱动速度也是需要注意的，过慢的驱动通常会获得比较低的电磁干扰和尖峰电压，但是开关损耗会大大增加。相反，过快的驱动可以获得比较高的效率，但是会产生比较高的尖峰电压和电磁干扰，会引起由于驱动过快而导致的MOSFET的损坏。

在电子设计竞赛中一般不会出现驱动过快的问题，即使在工程实际应用中，大多数驱动电路也不会出现驱动过快的问题。

相反，为了获得比较低的尖峰电压，在早期的开关电源设计中往往采用加大栅极串联电阻和在栅—源极之间并接电容器的方式降低驱动速度，以减小尖峰电压。由于栅极串联电阻过大，而且栅—源极之间并接的电阻使得MOSFET的开关速度大大降低，所以尽管获得了低尖峰电压，但是丧失了MOSFET开关速度快的优点。这在现在的工程技术中是不允许的。

降低开关电源输出电压尖峰的关键应该是选择性能优良的器件、合适的电路结构和控制方式，而不能采用消极的方法。