2.4 课后习题

2.4.1 填空题

（1）最早颁布的VHDL的标准版本是_____。

（2）VHDL采用_____设计系统，因此对工程师的硬件电路知识了解程度要求不高。

（3）VHDL的程序结构特点是将一项设计实体分成_____和 _____。

（4）在数字电路中，普通的TTL门或CMOS门只有两个状态，即_____和_____。

（5）符号＜=的含义是_____。

2.4.2 选择题

（1）下列硬件描述语言中最适合于描述门级电路的是（　）。

A. VHDL

B. Verilog HDL

C. ABEL

D. AHDL

（2）综合时，VHDL源程序不需要经过下面哪个层次的转化？（　）

A. 行为级

B. 系统级

C. RTL级

D. 门级

（3）受支持程度最高的硬件描述语言是（　）。

A. VHDL

B. ABEL

C. AHDL

D. SystemVerilog

（4）三态门的输出状态不包括（　）。

A. 逻辑0

B. 逻辑1

C. 高阻态

D. 低阻态

（5）下列哪个不是一个可综合的VHDL描述的最基本的逻辑结构中最不可缺少的三个部分？（　）

A. 标准库说明

B. 实体

C. 配置

D. 结构体

2.4.3 问答题

（1）简单概述VHDL的起源。

（2）对VHDL、Verilog HDL、ABEL三种硬件描述语言进行比较。

（3）一个相对完整的VHDL程序有哪些比较固定的结构？

2.4.4 上机题

（1）使用VHDL语言编写2输入与非门的实体描述。

（2）仿照例2-1实现非门电路的VHDL设计程序。

（3）设计一个2选1多路选择器。