更新时间：2021-10-29 21:34:52
封面
版权信息
内容简介
英特尔FPGA中国创新中心系列丛书组委会
推荐序（一）
推荐序（二）
前言
学习说明 Study Shows
第1章 Intel Cyclone 10 GX FPGA 结构详解
1.1 逻辑阵列块和自适应逻辑块
1.2 存储器块
1.3 时钟网络和相位锁相环
1.4 I/O块
1.5 DSP块
1.6 外部存储器接口
1.7 配置技术
1.8 电源管理
第2章 Quartus Prime Pro HDL 设计流程
2.1 Quartus Prime Pro及组件的下载、安装和授权
2.2 Quartus Prime Pro功能和特性
2.3 Quartus Prime Pro设计流程
2.4 建立新的设计工程
2.5 添加新的设计文件
2.6 设计的分析和综合处理
2.7 设计的行为级仿真
2.8 设计的约束
2.9 设计的适配
2.10 查看时序分析结果
2.11 功耗分析原理和实现
2.12 生成编程文件
2.13 下载设计
第3章 Quartus Prime Pro 块设计流程
3.1 基于块的设计介绍
3.2 设计方法学介绍
3.3 设计分区
3.4 设计分区重用流程
3.5 增量块设计流程
3.6 设计块重用和基于块增量编译的组合
3.7 建立基于团队的设计
3.8 自底向上的设计考虑
第4章 Quartus Prime Pro 定制IP核设计流程
4.1 Platform Designer工具功能介绍
4.2 调用Platform Designer工具
4.3 创建定制元件IP核
4.4 创建通用元件IP核
4.5 对定制元件IP核进行验证
4.6 对通用元件IP核进行验证
4.7 IP核生成输出（Quartus Prime Pro版本）
第5章 Quartus Prime Pro 命令行脚本设计流程
5.1 工具命令语言
5.2 Quartus Prime Tcl包
5.3 Quartus Prime Tcl API Help
5.4 端到端的设计流程
5.5 自动脚本执行
5.6 其他脚本
5.7 tclsh shell
5.8 Tcl脚本基础知识
第6章 Design Space Explorer II 设计流程
6.1 启动DSE II工具
6.2 DSE II工具介绍
6.3 在本地计算机上探索不同的实现策略
6.4 在远程计算机上探索不同的实现策略
第7章 Quartus Prime Pro 系统调试 原理及实现
7.1 系统调试工具概述
7.2 使用Signal Tap逻辑分析仪的设计调试
7.3 使用Signal Probe的快速设计验证
7.4 使用外部逻辑分析仪的系统内调试
7.5 系统内修改存储器和常量
7.6 使用系统内源和探针的设计调试
第8章 Quartus Prime Pro 时序和物理约束原理及实现
8.1 SDC文件的高级特性
8.2 创建时钟和时钟约束
8.3 创建I/O约束
8.4 创建偏移和延迟约束
8.5 使用适配器过约束
8.6 接口规划工具原理及应用
第9章 Quartus Prime Pro 中 HDL 高级设计方法
9.1 综合支持的HDL语言
9.2 HDL支持的综合属性和命令
9.3 底层原语的使用
第10章 Quartus Prime Pro 部分可重配置原理及实现
10.1 部分可重配置基本概念
10.2 部分可重配置基本流程的实现
10.3 层次化部分可重配置流程的实现
第11章 Intel 高级综合工具原理及实现方法
11.1 高级综合工具概论
11.2 高级综合工具基本流程的实现
11.3 任意精度数据类型及优化
11.4 元件接口
11.5 元件中的本地变量（存储器属性）
11.6 元件中的循环
11.7 元件并发性
附录A C10-EDP-1 硬件开发平台原理图
附录B USB-Blaster 下载器驱动故障排除方法
