更新时间：2018-12-29 14:14:59
封面
版权信息
序言
前言
绪论
0.1 数字信号处理
0.1.1 数字信号处理基本概念
0.1.2 数字信号处理算法基本特点
0.1.3 数字信号处理实现方法
0.1.4 数字信号处理系统及特点
0.2 数字信号处理器
0.2.1 数字信号处理器基本概念
0.2.2 数字信号处理器技术特点
0.2.3 数字信号处理器选型依据
0.2.4 计算机领域的多机并行计算
0.2.5 多核计算机
0.2.6 DSP领域的多DSP并行计算
0.2.7 非对称多核处理器（AMP）特点
0.2.8 对称多核处理器（SMP）的优势
第1章 概述
1.1 内核与存储器体系结构
1.1.1 内核体系结构
1.1.2 存储器体系结构
1.2 时钟、电源、引导模式、事件处理
1.2.1 时钟信号
1.2.2 动态电源管理
1.2.3 引导模式
1.2.4 事件处理
1.3 ADSP-BF561外设
1.4 VisualDSP++ 5.0
1.5 工程开发
1.6 代码开发工具
1.7 处理器工程
第2章 计算单元
2.1 寄存器文件
2.1.1 寄存器文件
2.1.2 使用计算状态
2.2 数据类型
2.2.1 使用数据格式
2.2.2 使用乘法器整数和小数格式
2.3 算术逻辑单元
2.3.1 ALU操作
2.3.2 ALU数据流详细情况
2.3.3 ALU除法支持与视频操作
2.4 乘累加器
2.4.1 乘法器操作
2.4.2 乘法器数据流描述
2.5 桶式移位器
2.6 数据地址产生器
2.6.1 数据地址产生器功能与寄存器
2.6.2 DAG的寻址
第3章 运行模式与程序控制
3.1 运行模式
3.1.1 用户模式
3.1.2 监控模式
3.1.3 仿真模式
3.1.4 复位与空闲状态
3.1.5 系统复位和上电配置
3.1.6 引导方式
3.2 程序控制
3.2.1 程序控制器相关寄存器
3.2.2 指令流水线
3.2.3 分支和程序设计
3.2.4 循环和程序设计
3.2.5 事件和控制
3.2.6 内核事件控制寄存器
3.2.7 事件向量表
3.2.8 中断服务
3.2.9 中断的嵌套
3.2.10 异常处理
3.2.11 使用性问题
3.3 动态电源管理
3.3.1 时钟
3.3.2 动态电源管理控制器
第4章 存储器
4.1 存储器结构概述
4.2 L1指令存储器
4.2.1 指令存储器
4.2.2 L1指令Cache
4.2.3 指令Cache管理
4.2.4 指令测试寄存器
4.3 L1数据存储器
4.3.1 L1数据存储器
4.3.2 L1数据Cache
4.3.3 数据测试寄存器
4.4 片上L2存储器
4.5 存储器保护与属性
4.5.1 存储器管理单元
4.5.2 存储器页面
4.5.3 CPLB管理
4.5.4 MMU应用
4.5.5 有关寄存器
4.6 存储器有关操作
4.6.1 加载/存储操作
4.6.2 其他存储器有关操作
4.7 描述存储器的一些术语
第5章 片上总线与DMA
5.1 片上总线
5.1.1 内核接口
5.1.2 系统接口
