高速电路设计与仿真分析

封面

版 权 信 息

前言

推荐序

第1章 高速系统设计简介

1.1 PCB设计技术回顾

1.2 什么是“高速”系统设计

1.3 如何应对高速系统设计

1.4 小结

第2章 高速系统设计理论基础

2.1 微波电磁波简介

2.2 微波传输线

2.3 电磁波反射

2.4 微波传输介质

2.5“阻抗”的困惑

2.6 阻抗的测量

2.7“阻抗”的困惑之答案

2.8 小结

第3章 信号完整性简介

3.1 什么是信号完整性

3.2 信号完整性问题分类

3.3 反射的产生和预防

3.4 串扰的产生和预防

3.5 电源完整性分析

3.6 电磁兼容性EMC和电磁干扰EMI

3.7 影响信号完整性的其他因素

3.8 小结

第4章 Cadence高速系统设计工具

4.1 Cadence高速系统设计流程

4.2 约束管理器Constrain Manager

4.3 SigXplorer信号完整性分析工具

4.4 前仿和后仿

第5章 Cadence高速系统设计流程及工具使用

5.1 高速电路设计流程的实施条件分析

5.2 IBIS模型和DML模型

5.3 仿真库的建立和设置

5.4 仿真分析条件设置

5.5 系统设计和（预）布局

5.6 使用SigXP进行仿真分析

5.7 约束规则生成

5.8 约束规则的应用

5.9 布线后的仿真分析和验证

5.10 电源完整性设计

5.11 SSN的设计分析

5.12 小结

第6章 高速系统设计实例设计分析

6.1 设计实例介绍

6.2 DDR设计分析

6.3 仿真库的建立

6.4 仿真条件设置——Setup Advisor

6.5（预）布局

6.6 仿真约束的生成和实施

6.7 约束实施和布线

6.8 布线后的仿真验证

6.9 DDR总线的其他分析技术

6.10 电源完整性——多节点仿真分析

6.11 灵活使用Cadence高速设计流程

第7章 高速串行差分信号仿真分析及技术发展挑战

7.1 高速串行信号介绍

7.2 Cadence中高速串行信号仿真分析流程和方法

7.3 3.125Gbps差分串行信号设计实例仿真分析

7.4 高速串行信号设计挑战

7.5 5Gbps以上的高速差分串行信号仿真和IBIS-AMI模型

7.6 抖动（Jitter）

第8章 实战后的思考

参考书目